基于SRIO的多DSP并行信号处理系统

利用SRIO作为系统内部互联总线,以集成了SRIO接口的TMS320C6455为核心处理器,设计一种多DSP并行信号处理系统.该方案不仅有效解决系统连接的瓶颈,而且实现拓扑结构可重构,大幅度提高了系统的信号处理能力.该文分析该系统的设计思路,给出硬件结构,并结合实际应用验证了该系统的高带宽、可重构特点.     

基于FPGA的PXIe总线DMA设计与实现

PXIe总线标准是PCIe总线的工业扩展.通过对基于FPGA的PCIe IP Core的研究,在FPGA上实现了PXIe总线,并提出了PXIe总线DMA的新设计.从DMA作为总线主设备和总线从设备两种功能出发,设计了两个DMA通道,分别完成数据读和包的传输.并且设计了将小块离散数据整合成连续数据块的优化算法,使四通道PXIe能达到500MB/s的读写速度.经过实际信号的测试,验证了DMA模式数据传输的正确性及传输带宽.该系统可以满足高速PXIe总线传输带宽的要求,在工程应用中有显著的参考价值.     

基于PCI总线的DSP处理模块的设计

本文对多DSP信号处理模块和PCI总线接口进行了描述,给出了一种利用AMCC S5920芯片来实现基于PCI总线的多上SHARC信号处理板的设计,并具体进行了实现。     

基于DSP的信号处理实验系统的设计和开发

以TI公司的数字信号处理器（DSP）TMS320VC5416为CPU，设计了CDMA通信系统中反向链路信号处理过程的实验系统。CDMA反向链路信号处理过程比较复杂，不易观察。而利用DSP高速和精确的运算能力、丰富的通用输入输出口（需要配置）和其软件开发平台CCS中丰富的显示信号特征的功能，实验者能够多角度的观察和研究信号处理结果。给出了硬件电路设计和作为例子的多角度观察OQPSK调制。     

基于RapidIO总线的多DSP信号处理平台设计

利用RapidIO作为系统内部互联总线,以TMS320C6678为核心处理器,采用FPGA作为控制单元和转接芯片,设计一种多DSP并行信号处理系统.该方案不仅有效解决了系统连接的瓶颈,并且实现拓扑结构可重构,大幅度提高了系统的信号处理能力.     

DSP并行系统设计方法研究

以TI公司的TMS3 2 0C40和AD公司SHARC处理器为例 ,对多DSP并行系统设计中处理单元的选择、并行结构以及处理任务的分配等问题进行了讨论 ,并针对并行处理设计中一些难点问题 ,借鉴国外多DSP板级产品的结构 ,寻求了一些相应的解决办法。     

基于PXIe总线的旋转可变差动变压器信号仿真技术研究

旋转可变差动变压器(RVDT)信号仿真设备在航空计算机的设计、调试和RVDT数据采集系统的校准等方面起着举足轻重的作用;文中通过对RVDT传感器工作原理深入的剖析,提出基于PXIe总线的RVDT信号仿真方法;文章重点研究了RVDT传感器工作原理及输出特性,阐述了RVDT仿真设备的设计和实现,最后使用RVDT数采板卡CPCI-75C3对RVDT仿真设备进行了验证,结果表明该设备仿真精度高,响应速度快,运行稳定。     

基于FPGA和多DSP的并行信号处理系统的实现

为了克服在高速实时信号处理领域中传统单DSP系统处理能力的瓶颈，多DSP并行处理技术应运而生，成为当前该领域研究的热点。该文提出了一种基于FPGA内部的软FIFO互连结构和4片TI公司的高性能浮点型DSP——TMS320C6701构成的多个DSP之间通信的并行信号处理系统。     

基于多DSP并行结构实现MUSIC算法的设计

MUSIC算法是DOA估计领域最重要且比较成熟的算法之一,其硬件系统的实现是近年来的研究热点。采用MUSIC算法对来波信号进行DOA估计对系统的实时性、计算的速率和精确度都有很高的要求。MUSIC算法的运算量大且主要集中在求协方差矩阵、矩阵的特征值分解和谱峰搜索三部分,文中提出了几种简化运算的方法降低了计算量,并且采用了基于4片TMS320C6713芯片构成的多处理器并行结构以及相应的任务分配方法提高了运算效率,增大了系统的加速比。     

基于HS-3282的DSP与ARINC429总线通讯模块设计

设计了以芯片HS-3282为核心的DSP与ARINC429总线通信模块。该模块可实现DSP与ARINC429总线之间数据的高速、可靠的传输。模块主要由数据收发电路和逻辑控制电路组成。数据收发电路主要采用HS-3282完成数据的格式转换。逻辑控制电路由DSP和逻辑门电路组成,DSP发出的控制指令经地址译码后直接控制HS3282芯片,使芯片严格按照数据接收和发送的时序工作。测试表明,模块可实现DSP与429总线之间的数据通讯。     

基于多DSP并行处理的发动机综合参数测试系统设计

为了实现发动机动态参数的综合测试、实时在线检测和故障诊断,综合考虑其通用性和专用性,提出了一种基于多DSP并行处理和虚拟仪器技术的新型发动机综合参数实时测试系统设计,重点阐述了系统的硬件结构和软件框架设计．并对系统实时、远程故障诊断进行了探讨。系统的实际应用,显著提高了测试精度和工程试验效率,同时也为发动机在线实时监测和故障诊断提供了可靠保障。     

FPGA的并行多通道激励信号产生模块

通过对并行测试中激励资源的需求分析,提出了一种基于FPGA技术的能够提供多通道并行激励的信号产生模块。它从硬件方面为并行测试提供多通道的激励信号,从而降低软件方面任务分解和调度的难度。     

多核DSP系统高速传输核心的IP设计

针对现代高性能嵌入式系统对高速数据传输的应用需求,RapidIO高速串行总线作为新一代嵌入式系统互联总线,具有高速度、低延时、高可靠性等特性,能够很好地适应嵌入式多核DSP系统高速数据传输的要求。本文介绍了互联总线的发展过程,分析了高速串行RapidIO协议特点,针对多核DSP领域嵌入式系统的要求,给出了基于串行Ra-pidIO总线互联的核心IP设计。     

网络互联型多DSP并行处理系统设计

应用高性能DSP作为数据处理的主节点，借助多DSP并行处理技术设计大规模实时处理系统已成为发展趋势。该文介绍了多DSP并行处理技术，研究了一种基于网络交换结构的多DSP系统构成及并行处理单元DSP间的互联技术，针对多DSP系统的调试与开发给出了一种解决方案。该项技术拓展了DSP的网络接口能力，实现了DSP技术与网络技术的完美结合，推动了网络化测控技术的发展。     

多DSP系统独立加载模块在线编程软件设计

基于PCI、MAILBOX通信机制和LINK接口，设计了针对独立加载模块中FLASH存储器的在线编程软件，满足了由多个标准DSP模块构成的多DSP实时信号处理系统对独立加载模块提出的多片加载数据文件生成、在线快速编程等实际工程需求。此编程方法与采用的FLASH芯片无关，也可以适应多DSP系统提供的不同接口形式，具有较强的灵活性。     

基于以太网接口的多DSP监控技术研究

针对多DSP系统开发过程中不同DSP的调试工作难以并行进行的特点,设计了一种基于以太网接口的多DSP监控系统;该系统借用了网络编程中常用的"客户/服务器"模式,在系统底层实现一个"监控服务器",然后再通过网络将监控资源共享,从而使多人同时调试同一目标板上的不同DSP成为可能;文章重点阐述了其硬件结构和软件框架设计,并对软件设计关键部分的实现思路进行了分析;应用结果表明,该监控系统可以明显提高多DSP系统的开发效率.     

CMRC--多DSP并行结构机器人控制器的研究

用并行结构实现多机器人协调系统的控制任务是多机器人协调系统研究的重要内容之一.文中提出了一种新型多DSP并行结构机器人控制器的思想,阐述了系统的硬、软件结构,并对系统的主要性能进行了分析,最后给出了在码头多机器人协调工作中的例子分析.     

基于FPGA和多DSP的多总线并行处理器设计

设计了一种用于目标识别与定位的基于FPGA和多DSP的多总线并行处理器,其特征在于将FPGA作为系统数据缓存、通信与控制中枢,以此为核心,通过数据与控制总线联接端口控制CPLD芯片,通过EMIF总线分别联接DSP(A)、DSP(B)和DSP(C)处理芯片;端口控制CPLD芯片的输入端联接多路并行ADC模数转换芯片,输出端口联接LCD输出显示模块;有源晶体振荡器与FP-GA芯片联接,FPGA芯片将有源晶体振荡器分为4路时钟信号输出,分别输出到CPLD和3片DSP芯片;设计改进了传统采用单DSP搭建信号处理器模式,实际测试的系统内部数据传输速度达到100M,系统最大处理能力可以达到7200MIPS,具有功能强、性能指标高、结构紧凑的优点。