如何判别数字电路的好坏

<正> 门电路和触发器是构成数字电路的两大单元电路。在选购与使用之前,有必要对门电路和触发器好坏进行判别。下面介绍判别门电路和触发器好坏的两种简单方法,供读者参考。 1.判别门电路好坏的方法 门电路的好坏是根据不同门电路的逻辑特性来判别的。现以图1所示的CMOS“与非”门CD4011为例来加以说明。“与非”门的逻辑特性是:当所有的输入端全部为高电平时,输出为低电平,即“全高出低”;而只要有一个输入端为低电平,输出就为高电平,即“有低出高”。CMOS电路供电电压     

OC门的变通应用

OC 门又称集电极开路门,它与一般门电路的区别就在于它的输出管集电极是开路的,集电极的负载电阻由外电路决定。利用 OC 门的这一结构特点,可在某些场合使用时简化电路设计,扩展逻辑功能,起到一般门电路不能实现的功能。(一)作“线与”联接一般来说,TTL 门电路是不允许将输出端互相直接连接的,否则当其中一个门输出为高电平而其它门输出为     

CMOS数字集成电路原理与应用（八）

4.按键式密码开关电路线路如图1所示。它是用一片“十进计数/时序译码器”CD4017组成的按键式密码开关电路。图2是CD4017引脚排列图,表1是功能表;图3是其工作波形。CL与(?)是输入端,若用脉冲上升沿触发,触发脉冲从CL端输入,要求(?)端接低电平;若用脉冲下降沿触发,触发脉冲从(?)端输入,要求CL端接高电平。CD4017有Y0～Y9十个译码输出端,每     

日本光电ECG6511心电图机故障检修

1　故障现象按“ＡＤＶ”、“ＲＥＤ”导联转换键不起作用 ,ＬＥＤ显示状态停于“ＴＥＳＴ”位置。2　故障分析及检修图 1　ＥＣＧ6 5 11心电图机计数器电路原理图　　从故障现象判断故障发生在可逆计数器电路(见图 1)。根据计数器电路原理分析 ,四位二进制可预置可逆计数器 (ＩＣ2 12 )的尺端 ,只有在开机后的瞬间和“ＡＤＶ”键钦动第十三次后ＩＣ2 14的Ｑ5=1时为高电平 ,计数器被复位 ,导联状态和ＬＥＤ显示状态处于“ＴＥＳＴ”位。其余时间均处于低电平状态 ,才能使计数器作加 /减计数。打开电源开关后 ,按下“ＡＤＶ”键 ,用数字逻辑测试笔测计数器ＩＣ2 10 的ＣＬ端口和Ｖ/Ｄ端均为高电平 ,且Ｒ端始终为高电平。Ｒ端处于高电平 ,显然破坏了计数器的工作状态。接着 ,检查初始复位电路 ,测Ｃ2 10 的正极和ＩＣ2 0 3 —Ａ的 1端为低电平 ,仅 3Ｖ ,其 2端和或门ＩＣ2 0 4 —Ｄ的 13脚为高电平 ,则ＩＣ2 0 4 —Ｄ的输出端 11脚即ＩＣ2 12 的Ｒ端同为高电平。正常情况下 ,开机的瞬间电源经Ｒ2 0 5对Ｃ2 10 充电 ,由于电容两端电压不能突变 ,ＩＣ2 0 3 —Ａ的 1脚...     

反馈型边缘脉冲发生器设计探讨

图1和图2所示都是上升沿脉冲发生器.图1是只有正向脉冲输出时的需求设计,当输入端(CLK)为低电平时,输出端(RFP)也为低电平,经过NOR及FDT输出变成高电平,接着反馈输入到AND;等到CLK由低电平变为高电平时,RFP也会立即变为高电平,此时NOR输出为低电平,FDT则经过预定的相对延迟时间之后才会输出低电平,接着反馈输入到AND,使RFP变为低电平,产生一个正向脉冲输出.     

双单稳态触发器CC4528的特殊应用

CC4528是CMOS双单稳态集成触发电路,它有两个可再触发端A端与B端。若用脉冲上升沿触发,触发信号从A端输入,B端要接高电平;若用脉冲下降沿触发,触发信号从B端输入,A端要接低电平。CD是复位端,低电平有效。它有Q和Q两个互补输出端,产生一个精确的有较宽范围的输出脉冲,其宽度和精确度由外部时间元件R_x、C_x确定。图1是CC 4528的管脚排列。图2是逻辑图。其真值表如附表所示。     

用异或门倍频计数频率

如图所示在第一级数字计数器间插入一个异或门,构成的倍频电路,可以用于有噪声干扰的工业环境,电路可用一般的计数器和异或门构成。将异或门串接在计数器的时钟输入端成为一个数字控制的反相器。计数器的最低位输出作为控制信号。电路复位后,计数器的Q_0输出为低电平,异或门IC_1(MC14070B)相当于一个同相缓冲器。计数器IC_2(MC14518)在时钟正跳变边沿计数。当时钟输入正跳时,IC_2的Q_0输出变为高电平(图b),这时的异或门又相当于一个反相器。在输入信号的负跳边沿出现时,计数器的时钟输入端产生正跳变,又使Q_0输出变为低电平。输入信号使这一系列操作重复进行,其结果时钟信号的频率为输入信号频率的2倍,     

遥控彩电矩阵电路的检修

<正> 为了实现对电视机的直接控制,遥控彩电在面板上都设置了键控矩阵电路。键控矩阵电路原理如附图(a)所示。微处理器(CPU)中的键扫信号发生器输出端K0的几根输出线,与键控信号译码器的输入端K1的几根输入线组成键扫矩阵电路。在输出线和输入线相交叉的各点上接有按键开关。键扫输出端按时间顺序向各输出线K00～K03输出正脉冲,如附图(b)所示,依次相差一个脉冲宽度,使K00～K03顺序出现高电平而形成高电位键扫描。当按键开关闭合时,使键扫描线与译码输入线相连接,译码器根据输入线上送入脉冲的信息识别键位,CPU根据识别后的键位从存储器中调出相应的程序,对电视机进行控制和调整。     

用一个放大器做成的触发电路

图1(a)所示的简单电路可把一台放大器转变成一个单触发电路。在加电之后,我们假定IC_1的输出电压为高电平。于是,C_1两端的电压增加,直到它大于IC_1正向输入端上的电压为止。在这一时刻,IC_1的输出电压变为低电平。     

A6机芯长虹R2118A的关键检测点

一、遥控接收部分电路1.电源复位、开/关机控制C700上的电压。正常电压为5V±0.25V,它是微处理器D701的工作电源。D701第(17)脚,复位输入端。开机时产生200mV左右低电压,然后上升为5V,完成D701内部初始化。若该复位电压不正常,D701不工作。D701第⑦脚,电源开/关控制输出端。第⑦脚为低电平时主电源工作,高电平时主电源待机。2.选台控制D701第⑧脚,调谐电压输出端。在0~5V之间随频道不同而变化,搜索时为连续变化。D701第(36)、(37)、(38)脚,波段控制电压,分别对应VHF-L、VHF-H、UHF波段。低电平时该波段有效(工作),其余波段为高电平,无效。D701第(13)、(47)脚,(13)脚为AFT信号输入端,用于收台准确与否的判断。第(47)脚为AFT控制输出端,高电平时为AFTOFF;低电压时为AFTON。D701第②、③脚和D702第⑤、⑥、⑦、⑧脚,这些引脚为信忠存储的相关引脚。当出现不记忆、不存储时检测这些引脚。     

减小频率相关误差

如图１（ａ）所示的电路由于放大器转换速率（ＳＲ）的局限,输出增益随输入信号频率的增加而降低,典型峰值检测器驱动音量电平指示器的性能欠佳,图中的放大器是作为比较器使用的,其在大部分时间内输出为低电平,只有当从同相端输入的信号电压超过反相端的电压时,比较器才从低电平翻转“捕捉”到输入信号的尖峰而输出高电平,这样就使放大器的输出受其转换速率的制约。信号频率增加时,这个“捕捉”点滞后信号尖峰,使检测器输出呈现频率相关误差。为了消除转换速率（ＳＲ）带来的误差,可以增加一支二极管（ＤＸ）和一支电阻（Ｒｘ）,…     

高温CMOS数字集成电路直流传输特性的分析

分析了高温CMOS倒相器和门电路的直流传输特性,建立了相应的解析模型。根据分析,高温MOSFET阈值电压和载流子迁移率的降低,以及MOSFET漏端pn结泄漏电流的增加引起了CMOS倒相器和门电路直流传输特性劣化。在MOSFET漏端pn结泄漏电流的影响下,高温CMOS倒相器和门电路的输出高电平下降,低电平上升,导致了电路的功能失效。给出的理论模型和实验结果一致。     

一种应用广泛的门型记忆电路问世

中国人民解放军测绘学院张宗雪副教授经多年研究,于1986年5月在微电子科技领域提出了两定律。 稳记电路定律:对信号构成的稳定正反馈或门,称稳记细胞能够稳定记忆信号。高电平二(含多)输入稳记细胞能够稳记高电平信号,不能直接记忆低电平信号,低电平二(含多)输     

门电路延迟时间的Multisim仿真测试方案

介绍了用Multisim仿真软件测试门电路延迟时间的方法，提出了三种测试方案，即将奇数个门首尾相接构成环形振荡电路，用虚拟示波器测试所产生振荡信号的周期，计算门的传输延迟时阔；奇数个门首尾相接构成环形振荡电路，用虚拟示波器测试其中一个门的输入信号、输出信号波形及延迟时间；在一个门的输入端加入矩形脉冲信号，测试一个门的输入信号、输出信号波形及延迟时间。所述方法的创新点是，解决了受示波器上限频率限制实际硬件测试效果不明显的问题，并给出Multisim软件将门的初始输出状态设置为0时，使测试电路不能正常工作的解决方法。     

《90分钟定时器》的不足与改进

笔者认为《家庭电子》2002年第12期刊登的《90分钟定时器》(以下简称《90分》)一文有误,按原文叙述,该定时器应在90分定时结束后使报警及关机电路相继工作;但是,原《90分》设计的电路原理图不能实现这一项功能。由《90分》原理图可知,在0～90分钟的定时时间内,欲使蜂鸣器B处于静音的不工作状态,就必须使U4(NE555)时基电路第③脚输出端处于低电平状态;同样在0～90分钟的定时时间内,欲使关机电路处于不工作状态,则需使U4第③脚输出端处于高电平状态。否则,蜂鸣器B会鸣叫,关机电路会进入关机状态。而U4第③脚输出端在同一时间既要输出低电平,又要输出高电平,这是矛盾的,也是不可能实现的。为确证该电路中U4、V3的工作状态,笔者对这部分电路进行了实验。实验电路如《90分》中原U4、V3组成的延迟控制电路,并在三极管V3基极处加接一只2kΩ的电阻,当该电阻另一端处于开路或接地时,三极管V3截止,U4第③脚输出端均为高电平(约为11.2V);当该电阻另一端接高电平+12V     

数字技术在音频放大器中的应用——成熟期的高质量半数字放大（3）

一、抗脉冲性噪声的VL-Digital电路 一般的PWM变换电路如图1所示的那样,因电压比较器对三角波和模拟输入信号的瞬时值进行比较,当输入信号比三角波的电平高时电压比较器的输出为1（高电平）,当输入信号比三角波的电平低时输出为0（低电平）,     

怎样选用元器件讲座(二十八)——负载传感器

负载传感器简称“LSE”,能判断电路是否开路,将其串联在交直流回路中可进行检测。具有灵敏度高、空载消耗低、使用方便等优点。广泛应用于能源、广播、报警等领域。该器件的引脚功能如图1所示。第①、②脚是负载传感端,串联在被测回路中,且无正负极之分;第③脚接电源正端;第④脚为传感信号输出端。若第①、②脚之间接有感性负载或阻值在50kΩ以下的阻性负载时,第④脚输出高电平;若负载开路或回路     

大型游戏机电脑板故障检修实例

<正> [例1]故障现象 “电子基盘”开机无图像,仅出现光栅。 分析与检修 首先测量5V电源电压,正常。再用示波器测量时钟Φ,复位端及地址数据总线,发现CPU复位脚信号异常。该复位信号为低电平有效。在正常工作时,该脚电压应为高电平,而实测该脚复位后为2.3V左右。由此说明CPU被复位而导致工作不正常。 根据上述测量可判定该口线支路上存在着对地有短路的故障。用万用表测量该支路对地电阻(正、反向)均为130Ω。逐一断开与该复位线相连的各芯片的复位端,当断开伴音发生电路的可编程接口电路的复位脚时,阻值呈无穷大(用数字表200Ω档测量)。此时再开机,复位信号正常。     

带数字显示的抢答器

一种带数字显示的抢答器电路原理如附图所示。工作原理图中IC1为四位锁存器74LS75。当电源接通后,按动复位(RESET)键,IC2—A输出高电平,因锁存器为高电平触发有效,四位输出Q1～Q4均为“1”,IC2—B输出低电平,促使IC2—A维持高电平输出。当CH1～CH4任何一抢答键按下时,对应的D1～D4位被置“0”,对应输出Q1～Q4为低电平,IC2—B输出高电平,IC2—A输出低电     

数字集成电路讲座(7)

<正> 第四讲 计数器(下) 7.可预置数的可逆计数器(双时钟)CD40192/40193 CD40192是可预置数的二十进制可逆计数器(双时钟)。图15是其引脚排列,表8是其真值表,图16是其波形图。CD40192作加计数时,CPD端为高电平,时钟脉冲由CPU端输入,在上升沿的作用下计数器作增量计数。作减计数时,CPU端为高电平,时钟脉冲由CPD端输入,在上升沿的作用下计数器作减量计数。预置数时,只要在预置控制端PE和Cr端上加一低电平或负脉冲,即可将接在D1～D4上的预置数传送到各计数单元的输出端Q1～Q4。然后,PE端恢复成高电平时,