用ADIsimADC选择高速数据转换器

系统开发工程师面临着无线和有线通信系统需要更低噪声、更高速、多载波、更大宽带和更快速配置的挑战。图1示出了高速转换器提供测量信号路径中的功率放大器预失真、接收信号路径中的基带(I／Q)信号检测以及发射信号路径中的调制。熟悉数据转换器体系结构、参考设计以及建模工具将有助于设计工程师为系统设计选择最佳的数据转换器。     

用新型单片集成电路TDA8754设计的视频转换器

给出了一种采用PHILIPS公司的视频数据转换芯片TDA8754设计的新型视频转换器的硬件结构和设计原理，介绍了TDA8754的性能特点和内部结构，同时对其视频转换的软件流程进行了分析。本设计主要适用于高分辨率数字化视频系统。     

新型单片机在工业智能仪表中的应用

介绍美国Analog Devices公司推出的一种ADuC834型单片机。该单片机的最大优点是片内资源丰富，具有24位高分辨率的模／数转换器和16位模／数转换器，能实现高速度、高精度的数据采集。阐述了数据采集系统的硬件和软件设计。     

波长转换器的研究

讨论了基于半导体激光放大器的波长转换器，它是光交换块中的关键元件，也是未来通信系统中的关键元件。从理论上分析了各种半导体光放大器转换器的转换原理，并给出了它们的种种结构。     

基于ADuC841的数据采集系统的设计

针对油田现场环境复杂,一直面临着因采集到的数据不准确的问题,采用ADI公司的ADuC841芯片设计了一种具有在油田现场实现数据采集的小型电路。该数据采集电路采用片内集成的A/D转换器,大大减小电路体积;满足系统的高温、高压工作环境以及低功耗。现在的数据采集系统速度更快,功能更强,精度更高,但是体积却显得更小,总体性价比越来越高。     

一种基于级联调制的高位多进制量子噪声随机加密系统方案研究

为避免数模转换器（DAC）在高速率、高分辨率方面的性能限制对量子噪声随机加密系统（QNRC）的影响，同时也为了降低系统的成本，本文提出了一种采用低位DAC级联调制、光域解密、直接检测的灵活多进制解密系统方案，并利用商用仿真软件VPI Transmission Maker Optical System 9.1 (VPI9.1)对所提方案的可行性进行验证，得到了介观相干态功率为-20 dBm、传输距离为100 km、传输速率为10 Gb/s、密文态数目最高可达216-1的QNRC系统的仿真结果。结果表明：低位DAC级联的方式不仅可以大大提高密文态数目，确保最优的系统传输性能，还可以灵活适配多进制传输系统。此外，所提系统方案避免了数模转换器在高速率、高分辨率方面对QNRC系统的影响，同时还显著降低了高位传输系统的成本，为实现QNRC系统的国产化提供了一种解决方案。     

高速A/D转换器技术及其产品发展研究

介绍了数据转换器的市场规模及其发展趋势，高速A／D转换器的主要研发公司及其代表产品水平，主流产品的电路结构和工艺技术以及技术发展趋势。     

基于AD6645ASQ-80的高速高分辨率ADC电路设计

介绍了AD6645ASQ-80的主要特点，以及采用该芯片进行高速高分辨率ADC(Analog to Digital Converter，模＼数转换器)电路的设计方案及测试结果。     

高速高精度A／D转换器结构浅析

全并行(闪烁型)A/D转换器和逐次逼近型A/D转换器不能同时达到很高的转换速度和分辨率。本文介绍了几种能同时实现高速高分辨率A/D转换的电路,并对二步式A/D转换器、分区式A/D转换器以及流水线型A/D转换器的基本原理、结构和误差作了一些分析。     

超高速A／D转换器的结构

介绍了超高速Ａ／Ｄ转换器的四种常用结构：全并行（闪烁型）结构、二步式结构、折迭插入式结构以及每级一位结构。以８位超高速Ａ／Ｄ转换器为例，分析比较了这四种结构的工作原理、结构特点、以及设计制作上存在的问题；并着重对折迭插入式ＡＤＣ的结构原理进行了详细介绍。超高速Ａ／Ｄ转换器主要应用于高分辨率雷达，特别是带有活动目标的雷达、以及数字存储示波器、瞬态记录仪和ＨＤＴＶ等方面。     

电感数字转换器

LDC1000是全新数据转换器,可将线圈及弹簧用作电感传感器,与现有传感解决方案桐比,町往更低系统成本下实现更高分辨率、可靠性及灵活性。     

LDC1000：电感数字转换器

TI推出电感数字转换器LDC1000,该新数据转换器类别可将线圈及弹簧用作电感传感器,町任更低系统成本下实现更高分辨率、可靠性及灵活性。电感传感是一项非接触传感技术,     

用于智能变送器的DAC

描述智能变送器及其对高分辨率，低功率D/A转换器的需求。     

时钟抖动和相位噪声对采样系统的影响

随着直接中频采样的更高分辨力数据转换器的上市，系统设计师必须对低抖动时钟电路做出有助于性能与成本折衷的抉择。制造商用来规定时钟抖动的很多传统方法并不适用于数据转换器，或者说，充其量也只能反映问题的一部分。如果对时钟电路的规范和设计没有恰当的了解，你就不能实现这些数据转换器的最佳性能。     

超高速A/D转换器结构

介绍了超高速Ａ／Ｄ转换器的四种常用结构：全并行（闪烁型）结构、二步式结构、折迭插入式结构以及每级一位结构。以８位超高速Ａ／Ｄ转换器为例，分析比较了这四种结构的工作原理、结构特点、以及设计制作上存在的问题；并着重对折迭插入式ＡＤＣ的结构原理进行了详细介绍。超高速Ａ／Ｄ转换器主要应用于高分辨率雷达，特别是带有活动目标显示的雷达、以及数字存储示波器、瞬态记录仪和ＨＤＴＶ等方面。     

高速信号、时钟及数据捕捉：数据转换系统背后的运作原理

随著模拟／数字转换器的数据转换取样率提高至每秒千兆个取样。GSPS以上的水平数据转换系统必须作出相应的配合、才可支持这样高的转换率，而其他支持性的模拟元件也必须产生系统所需的高频信号、然后将之放大。系统设计工程师除了要对模拟信号路径有深入的了解之外、也要彻底认识取样时钟以及系统如何以高位速率捕捉数字信号。     

如何运行多个过采样数据转换器

1．1介绍本文将以ADS1252 ADC为例介绍在使用过采样数据转换器设计同步取样系统时需要考虑到的一些因素。要在同步应用中成功使用过采样数据转换器,就必须使每个ADC的调制器时钟(MCLK)保持一致。这才能真正确保每个转换器对输入进行采样时可以并行工作。不论系统中有多少ADC,这里仅需一个中断引脚,这对简化数字接口尤其有益。     

应用模拟微控制器简化数据采集系统设计

在微控制器中加入高精度的模拟外设，这样的模拟微控制器更能适应市场的需求。外设包括高达24位的模拟数字转换器，以及12位的数字模拟转换器等接口。例如，ADI公司的ADuC800系列产品都集成了∑△型模数转换器，根据配置的存储器和外设的配置不同又分成14种型号。如图1。     

抓住JESD204B接口功能的关键问题

高速转换器串行标准有一些先进的特性,如何发挥其作用?JESD204B是最近批准的JEDEC标准,用于转换器与数字处理器件之间的串行数据接口。它是第三代标准,解决了先前版本的一些缺陷。该接口的优势包括:数据接口路由所需电路板空间更少,建立与保持时序要求更低,以及转换器和逻辑器件的封装更小。多家供应商的新型模拟/数字转换器采用此接口,如ADI公司的AD9250。与现有接口格式和协议相比,JESD204B更复杂、更微妙,必须克服一些困难才能实现其优势。像任何其     

基于FPGA的高分辨率D／A转换器的实现

为增强FPGA（现场可编程门阵列）对模拟信号的处理能力,扩展FPGA的应用范围,介绍了一种基于FPGA实现高分辨率D／A转换器的技术。利用FPGA内部PLL（锁相环）,提高时钟信号的计数频率,从而提高PWM（脉宽调制）信号的基波频率,通过5阶巴特沃斯低通滤波器,实现14位高分辨率D／A转换器。阐述了PWM实现D／A转换器的理论基础和实际应用注意事项,该方法已用于实际D／A转换器系统,具有精度高、误差小的优点,对于FPGA的实际应用具有一定的指导意义。