现场可编程门阵列的加密技术

基于SRAM的现场可编程门阵列(FPGA)是一种易失性器件，上电时要求从外部存储器来配置。这个过程可能被其他人监控并克隆这种器件。针对这种情况，提出一种有效保护知识产权(IP)的方法。     

用现场可编程门阵列实现的频率计

该频率计基于电子设计(EDA)技术,实现了在一片现场可编程门阵列上的数字频率计的设计。该系统具有稳定可靠、抗干扰能力强和现场可编程等优点。     

现场可编程门阵列第二讲现场可编程门阵列(FPGA)设计

随着器件规模、功能以及可靠性的不断提高,FPGA在现代数字系统中的应用日渐广泛。采用FPGA设计数字电路已经成为数字电路系统领域的主要设计方式之一。     

现场可编程门阵列中数据接口的同步设计

在现场可编程门阵列(FPGA)的设计中，完全同步的设计应该自始至终由同一个时钟的同一个时钟沿来驱动所有的触发器。同步设计应当遵循这两个原则，以保证系统的完全同步，避免由异步产生的毛刺和时钟延迟等与时序相关的问题。列举了主机与硬盘之间的数据接口的设计，探讨同步设计的原则与方法。     

现场可编程门阵列及其设计技巧与应用

本文介绍了现场可编程门阵列(FPGA)的结构,设计开发流程等有关知识。同时,还介绍了FPGA设计过程中的一些经验之谈以及应用举例。     

现场可编程门阵列的供电

现场可编程门阵列（FPGA）是一种可编程逻辑器件,由成千上万个完全相同的可编程逻辑单元组成,周围是输入,输出单元构成的外设。制造完成后,FPGA可以在工作现场编程,以便实现特定的设计功能。典型设计工作包括指定各单元的简单逻辑功能,并选择性地闭合互连矩阵中的一些开关。为确保正常工作,     

LabVIEW现场可编程门阵列模块数据采集系统仿真

现场可编程门阵列（FPGA）~数据采集、信号处理、测量控制等领域发挥着越来越重要的作用。目前,美国国家仪器（NI）公司已经将其图形化编程语言LabVIEW的应用扩展到了FPGA开发领域,从而使FPGA的开发变得相对容易和便捷。基于NI公司的CompactRIO系统架构,选用N19205模块,利用仿真技术开发了一套数据采集系统,能够对信号进行采集并分析采集信号的振幅谱和相位谱。该数据采集系统具有一定的实际意义和价值,并可进一步扩展为自动化软件测试平台。     

现场可编程门阵列第一讲现场可编程门阵列FPGA概述

IC技术讲座是本刊2005年推出的全新技术类栏目。为了让工程师在设计开发中完善和拓展基础理论与系统知识,丰富应用经验,《世界电子元器件》和中电网联合清华大学等知名院校共同创办了这个栏目,特约知名学者、教授以及著名半导体公司的应用工程师撰写,以系列讲座的方式对热点IC技术进行全面而系统的介绍,涵盖最新技术要点。最先开设的讲座将围绕三大课题：DSP、FPGA和嵌入式系统,每个课题都将连载6期。[编者按]     

带总线资源的现场可编程门阵列的布局软件

在现场可编程门阵列中,加入总线结构,使现场可编程门阵列芯片能够支持带总线的电路网表。文章提出的布局软件有专门的模块处理总线的分配,并提供了布局软件的测试结果,以验证其可行性。     

基于FPGA的RS编码器的设计与实现

RS码是线性分组码中一种典型的纠错码,既能纠正随机错误,也能纠正突发错误.在现代通信领域越来越受到重视.文中介绍基于FleA使用Verilog-HDL语言的RS(15,9)编码器的设计方法,并在QuartusII 5.0软件环境下进行了功能仿真,仿真结果与理论分析相一致,该设计方法对实现任意长度的RS编码有重要参考价值.     

UART微控制器设计方法及其FPGA实现

为满足FPGA与PC之间的通信需求,提出了一种FPGA的通用异步收发器设计实现方法。在Xilinx ISE 11开发平台上采用Verilog HDL硬件描述语言及其自带的IP CORE,实现了UART精确波特率时钟模块、UART发送模块和UART接收模块。并在ISE环境下进行综合建模仿真,给出各模块的仿真时序图以及综合生成的RTL图。实验通过Xilinx公司的XC2VP30 FPGA开发板对程序进行下载运行调试,与PC进行实时通信,结果表明,UART控制器工作稳定可靠,较好地实现了数据串行通信,达到预期设计要求。     

专用16位定点DSP的CPU设计

文章主要阐述自行设计的专用16位定点DSP为实现高速数据运算而采用的特殊结构。并展示了它特有的数据路径和控制逻辑上的设计，同时在结构上解释它的流水线实现方案，特殊指令实现方案等。     

基于FPGA的快速加法器的设计与实现

加法器是算术运算的基本单元，可以有多种实现结构，采用不同的结构实现其耗用的资源和运算的速度也各不相同。本文研究了基于FPGA的常用加法器的结构及其设计方法，对各自性能加以分析比较，在此基础上采用流水线结构设计了一个8位的加法器。并在Xilinx公司的ISE5．2i软件环境下，采用VHDL和Verilog HDL硬件描述语言进行了设计实现并使用Modelsim进行仿真验证，在此基础上对其性能进行了比较分析。实验结果表明流水线加法器的速度高于其他结构实现的加法器。     

OFDM中的FFT模块设计及其FPGA实现

提出了一种适用于OFDM系统FFT模块的FPGA实现方法。用硬件描述语言Verilog HDL进行了描述,用ISE6．2i工具完成了设计的输入、综合及布局布线,并用Xilinx SpartanⅡFPGA进行了验证。结果表明,所设计的FFT模块在精度和资源上达到了预期目标,具有简单、高效的特点,可以满足某些OFDM系统的需求。     

基于FPGA的神经元相关性分析的设计与实现

利用Verilog HDL语言,Xilinx的ISE平台实现了神经元相关性分析的设计.首先对神经元相关性分析的理论和软件实现的方法进行了简单介绍,然后对相关性分析的主要模块进行了设计,最后用ModelSim进行了功能仿真和时序仿真,用ISE做了逻辑综合与实现以及性能分析.所选FPGA器件xc5vlx220-2ff1760逻辑资源消耗只占7%,最高时钟频率可以达到240Mhz左右.只需要48个时钟周期就可以实现两个神经元之间相关性的计算,也就是200ns.64通道的情况下需要0.4ms,而用软件实现的方法至少需要几秒的时间,这样可以对神经元之间的相关性进行实时性分析.     

Reed-Solomon编译码器的设计与FPGA实现

RS(Reed-Solomon)码是一类重要的线性分组码,具有很强的纠错能力,被广泛地应用于各种现代通信系统中。译码器采用修正的欧几里德算法(MEA),并在实现中使用一种新的伽罗华域乘法器,从而降低RS码编译码硬件实现的复杂度。并利用VerilogHDL语言实现了RS(255,249)码的编译码器各个模块的功能。     

基于FPGA的TFT-LCD控制器的设计和实现

在Verilog HDL设计的行、场扫描时序基础上,设计并实现了基于FPGA的TFT-LCD控制器。该控制器在修改行、场扫描时序后可以驱动不同分辨率的TFT-LCD,具有很好的移植性。     

基于FPGA的混合扩频发射机设计与实现

以Alter公司的FPGA为硬件平台,以QuartusⅡ为设计工具,来实现该直扩/跳频混合发射系统。顶层采用图形设计方式,各个模块均采用Verilog语言进行设计。编码模块采用了RS（255,223）码与卷积码（2,1,7）相结合,扩频模块采用GOLD码序列进行扩频,调制模块采用MSK调制。仿真结果表明：各个仿真模块均满足设计的要求,整个系统输出稳定无毛刺,达到了预期的效果。     

32位嵌入式CPU中系统控制协处理器的设计与实现

系统控制协处理器是MIPS体系结构CPU中必需的一个单元模块。它最主要的功能就是利用一系列特权寄存器记录当前CPU所处的状态,负责异常/中断处理,提供指令正常执行所需的环境。本文论述了一个实现MIPS4Kc指令集CPU中系统控制协处理器的设计,包括对特权寄存器写操作的实现,精确异常处理机制和全定制后端物理设计。