具有热管构造的布线基板

逻辑用的集成电路和存储用的集成电路的集成度,每年大约以1.5～2的比例急剧地发展。与此同时,收容这些集成电路的外壳,布线基板,印刷布线等,即使在所谓的装配部件中,接点连接法,电路间的布线法,以及从集成电路发生的热的消除法等,各种装配技术的研究也在积极地进行着。把集成电路安装在布线基板上的方     

铜布线面临生产实际挑战

铜布线工艺 在集成电路布线中,铝被广泛使用,其布线工艺较为简单。1997年9月,IBM公司率先推出一种称为CMOS7S的新技术,该技术在集成电路设计中采用铜代替铝作为外部导电材料,使电路布线的尺寸更加微小,芯片处理逻辑运算的能力更强。     

H.264图像解码芯片的布局布线设计

集成电路工艺发展到深亚微米阶段,IC设计向高速、高复杂度方向发展,物理设计也要满足更加严格的要求.布局布线设计成为集成电路设计的一个关键步骤.本文以一个实际设计为例阐述了在集成电路EDA设计工具的辅助下布局布线的具体实现方法,通过对设计结果的分析,解决了布线拥塞、时序收敛以及信号完整性等问题.该芯片最后达到设计预定的性能指标并交付流片.     

等平面铝阳极氧化在LSI双层布线中的应用

集成电路芯片上各元件之间的互连接线,是经过蒸发以形成覆盖芯片表面氧化物的金属膜,再通过刻蚀形成的。对中小规模集成电路来说,由于元件少,连线简单,只需要单层布线。随着集成电路向大规模、高集成度和微细尺寸的发展,为避免集成电路中各元件间连线交叉重迭和迂回曲折,双层乃至多层金属布线便成为一项必不可少的工艺手段。由于采用多层布线技术,必然在集成电路表面形成金属连线和绝缘层的多层立体几何结构。若仍采用常规刻蚀工艺,势必由于表面凹凸不平使连线断裂或接触不良,导致电路失效。因此,如何制备平坦连续的表面,便成为双层布线的一个关     

布线技术

集成电路发展到大规模集成电路,要求精密图形以及多层的芯片内引线。为此,对布线材料的选择及制造工艺进行了多种研究。但尚未得到完美的解答,目前仍是以蒸发铝制引线为主。本文将列举有关布线技术的若干问题,以铝布线为中心阐述一下。     

双层金属布线硅栅CMOS门阵列电路制造工艺技术研究

采用双层金属布线可以提高集成电路的集成密度、集成度和速度。本文报道了双层金属布线工艺技术成功地应用于制造标准3μm硅栅CMOS 500门、1200门、2000门多种门阵列专用大规模集成电路。本文对双层金属布线硅栅CMOS门阵列电路制造工艺技术的几个关键技术问题进行讨论。     

YAG激光微加工机

在现代大规模集成电路的制作中,尤其在微电子领域多层布线混合集成电路用的     

最近的多层布线技术及其在器件中的应用

多层布线技术既是个老问题同时也是个新问题。从布线设计的自由度等方面来看,以往对多层布线的重要作用就有所认识,并且作了很多的研究工作。不过,以往在这方面的研究工作是以牺牲设计的自由度来避开布线多层化,因此,实际上则认为没有必要采用把制造工艺拉得太长的多层布线技术。然而,近年来,伴随着大规模集成电路集成度增加的同时,大规模集成电路上的布线量正在增加,要求布线多层化的新局面正在到来。     

铬-银系多层布线

1.前言在设计集成电路、大规模集成电路时,关系到简便化、高速化及器件的超高密度的多层布线的研究在国内外均很重视。目前,把常用的钼单层布线应用于多层布线时,由于物理化学的和电气性质的不稳定而给可靠性带来了许多问题,它的适用性看来还有问     

中国集成电路多层布线工艺技术的实践及发展方向

本文结合我公司双层布线工艺技术的自我实践及我公司与日本富士通公司技术合作的成果，再引用当今世界上最先进的CMP多层布线技术，来阐述我国集成电路双层布线技术的实践及发展方向。     

超大规模集成电路无网格布线算法研究

本文提出一种高性能超大规模集成电路无网格布线算法，对于给定的布线平面，算法首先生成该布线平面的非均匀网格图，然后以绕障长度为布线参数，采用优化迷宫算法完成具体的布线过程。算法保证能够找到存在的最短布线路径，并能进行变线宽、变线距布线，布线速度很快，效果很好。     

厚膜陶瓷基片通孔填充工艺

随着厚膜电路技术的发展,混合集成电路的集成度越来越高,要求提高混合集成电路陶瓷基片布线密度,而陶瓷基片双面布线是提高集成密度的较好方式之一.双面布线需要在厚膜陶瓷基片上制作通孔,并对通孔进行导体填充,以实现陶瓷基片正反两面电性能导通和散热等功能,而制作性能良好的导体孔柱是厚膜工艺的难点.重点介绍了通过优化填孔设备压力参...     

非直角互连--布线技术发展的新趋势

由于集成电路制造工艺的不断提高,集成电路的设计规模遵循Moore定律持续向前发展,并出现了系统级芯片(SOC)这一新的集成电路设计概念.同时遇到的困难之一是互连线成为影响电路性能的决定因素:芯片速度变慢、功耗增大、噪声干扰加剧.若采用以往基于直角互连结构的基础模型进行互连线性能的优化,其能力受到限制.于是,人们试图采用其他互连结构作为突破途径,以实现高性能的集成电路.在这种技术需求与目前工艺支持的背景下,从20世纪90年代初出现的关于非直角互连的零散的、试探性的研究,将成为国际上布线领域新的热点研究方向.文中将针对非直角布线方面以往零散的研究工作进行总结与分析,指出了目前需要解决的关键技术,并结合自己的研究工作基础提出了可行的技术路线与设想.     

混合集成电路微组装技术与印制板表面安装技术

混合集成电路销售市场出现持续上升趋势,生产技术正向计算机控制、自动化发展。由于表面安装技术的发展,混合集成电路正面临印制板装配技术的挑战。运用多层印制板技术已能制造200μm以下线宽和进行10层以上的布线,并实现了用计算机进行辅助设计和布线、通孔的测试。混合集成电路要想与之竞争,一是要提高工艺水平和组装密度,二是要降低成本。     

基于形状的朝向目标布线算法

在传统布线算法的基础上,本文提出了一种无网格布线算法——基于形状的朝向目标线探索法.该布线算法主要针对障碍物外形尺寸多样,已布连线线宽及线间距离可变的布线情况,尤其适用于印刷电路板及集成电路的布线,该算法的基本要素是障碍物的包容矩形和带有预定终点的探索线,且所需存储空间小、布线速度快、布线路径短,具有良好的布线效果.     

国外多层布线平坦化技术和通孔导通技术研究概况

随着集成电路的大规模化、高密度化和高速度化,已使布线的微细化与多层化成为人们研究的重要领域之,目前最先进的工艺都采用了多层布线技术。 一般使用的多层布线结构,都是由布线金属和层间绝缘膜相互重迭形成的。这种结构产生的布线台阶和通孔台阶,会随     

基于线性规划的关键面积最小化方法

随着集成电路(IC)技术的不断发展,尤其在90nm和65 nm技术节点,集成电路制造业的投资剧增而随机成品率却在下降.为了提升随机成品率,需要在布线或后布线阶段减小关键面积.文中提出一种基于线性规划降低关键面积的方法,使关键面积在一组条件约束下,通过版图中一些特征量的变化,建立起一个线性规划模型,然后求其最优解,进而得出关键面积的最小值.该方法的优点是把一个版图优化问题转化为数学问题,使问题更精确化,从而为成品率的优化提供了一条新途径.     

彩色电视机色通道单片集成电路

本文介绍了一种彩色电视机色通道单片集成电路的简单原理,制造工艺要点,测试结果以及本工艺技术的可行性和可靠性。 该电路是采用标准双极线性集成电路工艺和双层布线技术制成的大规模线性集成电路。     

一种优化FPGA布线拥塞的FHO-BP网络

超大集成电路的高度复杂化造成的布线拥塞可能导致电路的不可布性,早期的布线拥塞预测对于提高集成电路的最终设计质量非常关键,因此针对现场可编程门阵列(Field Programmable Gate Array, FPGA),引入火鹰优化(Fire Hawk Optimizer, FHO)算法机制优化反向传播(Back Propagation, BP)神经网络,提出一种基于复杂网络和FHO-BP网络的布线拥塞优化方法,将电路布局的复杂网络特征向量应用到布线拥塞度预测模型中,并利用提出的优化算法改善电路布线拥塞。实验结果表明,与经典的BP网络相比,所提FHO-BP预测模型具有更高的预测精度和收敛速度,决定系数达到92.62%,模型的平均训练时间为94.55 s,平均预测时间为0.57 s,并且利用布线拥塞优化算法对布局进行优化后的布线实际拥塞程度明显缓和。     

现场可编程门阵列FPGA电路设计

文章介绍现场可编程门阵列ＦＰＧＡ集成电路设计，主要是对自动布局布线的人工干预和调整．