基于FPGA瞬变微光能量探测系统的数据采集和存储设计

在分析目标信号特性的基础上,提出瞬变微光信号探测系统数据采集和存储单元实现方案。针对系统对数据采集和存储的特殊要求,采用FPGA技术,完成了高性能数据采集系统设计。以Altera公司的FPGA为硬件设计载体,使用VHDL语言对数据采集和存储的控制逻辑和时序进行了硬件描述。在QuartusII集成环境中进行软件设计和仿真,结果与设计吻合。     

Verilog与VHDL时序控制机制比较及转换方法

Verilog和VHDL都是基于通用逻辑模拟的，但二者在时序控制机制上存在着明显的差别，且采用的模拟时序模型亦不相同。在将Verilog描述转换为具有等同模拟行为的VHDL描述时，必须首先保证时序控制机制转换的正确并设法消除二者在模拟时序模型上的差别。该文结合行为级时序模型对Verilog和VHDL的时序控制机制进行比较，在此基础上提出行为级verilog描述向VHDL转换的方法。经在已完成的Verilog-VHDL转换程序中应用，证明了其正确性。最后给出转换实例及模拟比较结果。     

基于FPGA的TDICCD驱动时序设计

在分析TDICCD器件驱动时序关系的基础上.设计了可选积分级数的驱动时序发生器.作为卫星上的有效载荷.TDIC-CD成像系统可以根据不同的光照条件及探测分辨率的需求,选择不同积分级数,提高成像系统的灵敏度.选用现场可编程门阵列(FPGA)作为硬件设计平台,使用VHDL语言对驱动时序发生器进行硬件描述,采用Quartus Ⅱ对所设计的驱动时序发生器进行了仿真.系统测试结果表明.所研制的驱动时序发生器可以满足TDICCD驱动要求.     

基于FPGA和DSP的并行数据采集系统的设计

在双模信号处理和补偿装置的设计中．提出了一种高速、并行、多通道、可扩展的数据采集方案。该方案将FPGA映射到DSPEMIF的一段地址空间．用FPGA完成数模、模数转换芯片的时序控制和转换数据的缓存，DSP通过对FPGA的访问．间接控制A/D芯片完成对多输入模拟信号的并行采集。本文着重介绍了数据采集系统的设计思想．实现A／D．D／A芯片控制的FP—GA各个功能模块和FPGA的仿真结果．     

1553B总线接口控制器研究与顶层设计

本文在深入理解1553B协议的基础上，对1553B总线通信接口的设计进行了研究;运用高级硬件描述语言VHDL编程实现了曼彻斯特码的编、解码等模块。详细阐述了1553B总线通信控制器接口的顶层设计和总体结构图及设计方案，并给出总线的终端控制器模块的顶层设计与部分仿真结果。     

非计数类循环的C2VHDL编译方法

目前,大多数C2VHDL编译工具采用有穷状态机（FSM）的设计方法,该方法可以实现循环初值、终值以及步进值确定的计数类循环。由于非计数类循环每次执行循环时都要进行条件判断,程序执行前不能确定循环体执行次数,导致采用FSM方式对其进行C2VHDL编译很复杂,所以大多数C2VHDL编译工具不支持这类循环。以基于LLVM（Low Level Virtual Machine）的ASCRA（Application-Specific Compiler for Reconfigurable Architecture）编译架构为基础,采用一个周期高电平使能信号控制方式代替FSM,提出了一种支持嵌套格式的非计数类循环编译方法。实验结果证明该方法生成的控制结构简单,能够灵活地实现各种非计数类循环的C2VHDL转换,具有较强的可扩展性。     

基于PSO训练的NN-PID控制器设计及其FPGA实现

提出了一种基于PSO学习、VHDL描述和FPGA实现的NNPID控制器设计方法。首先借助MATLAB系统仿真工具,在闭环控制系统中通过PSO优化算法训练前馈网络,得到优化的NNPID控制器参数;然后在FPGA集成开发环境下进行控制器的VHDL层次化设计,重点研究单个神经元和前馈网络的结构以及实现方式;最后对该控制器进行了闭环时序测试,并在一个具体的FPGA器件上实现。研究结果表明,PSO用于NNPID控制器训练速度快,VHDL描述和FPGA实现该控制器时序验证方便,而且控制器具有较好的鲁棒性。     

基于FPGA的科学级CCD相机时序发生器的设计

简述了科学级CCD相机中CCD成像单元的时序发生器的功能:产生TDI-CCD、视频处理器和图像数据输出所需的各种时钟脉冲信号,在CCD成像单元工作中起着时间上同步协调的作用。该科学级CCD相机采用DALSA公司的IL-E2型TDI-CCD作为传感器,在分析IL-E2型TDI-CCD器件驱动时序关系的基础上,设计了科学级CCD相机时序发生器。选用FPGA作为硬件设计平台,使用VHDL语言对时序发生器进行硬件描述,采用EDA软件对所设计的时序发生器进行仿真,针对XILINX公司的可编程器件XC2VP20-FF1152进行适配。结果表明:系统的集成度、抗干扰能力提高了,实现了科学级CCD相机工作时的可靠性、稳定性,以及低功耗,同时也使设计与调试周期缩短至小时量级。     

基于CPLD的Flash读取控制的设计与实现

在使用Flash存储数据时,有时需要对其设计读写控制逻辑。本文介绍了用VHDL语言在CPLD内部编程,实现对Flash中数据的读取控制的具体方法,并给出了时序仿真波形。根据需求进行相应的修改,该设计可以支持可多种数据输出宽度,因而具有较好的灵活性。     

基于JTAG标准的边界扫描在通用CPU中的设计

剖析了JTAG标准的精髓，分析了其组成，功能与时序控制等关键技术，结合一款通用CPU的具体要求，给出了一种实现JTAG结构的具体方法，并介绍了其功能测试的方法。     

空间生命科学共焦显微图像采集系统

为了能够满足针对空间活体目标高分辨率、三维观察以及对样品的低损伤长时间观察需求,提出了采用多针孔扫描盘技术的快速共焦显微成像系统。基于多针孔扫描盘的全视场扫描特性,提出以适合空间应用的EMCCD作为图像器件的微弱光采集成像方案,并将系统分为3个功能模块,详细分析每个模块的功能与实现方案,根据设计方案完成原理样机研制。通过实验验证证明:系统能在较弱光照情况下获取较高质量的目标图像。     

基于VHDL语言的参数化设计方法

随着FPGA制造工艺的不断进步,越来越多的应用可以在FPGA中实现。虽然用于FPGA设计的VHDL语言具有很好的可移植性,但是FPGA芯片的可用资源不尽相同,因此对设计的规模进行参数化才能实现设计的可移植及充分利用FPGA的资源。此外,同一算法在不同的应用领域中,也会需要对其规模进行改变。设计的参数化是指只需要对参数进行设定就可以自动生成相应规模设计的技术。首先提出了一种基于综合工具的VHDL参数化设计方法,其次以多路奇偶校验生成器为例,详细说明了参数化的基本过程,最后在HMMer的FPGA实现中应用所提出的方法,从而实现对运算单元数量的控制。所提出的参数化方法具有操作简单、代码变动小、无需要第三方代码支持等优点。实验表明,该方法是VHDL设计中成本小、效果好的参数化设计方案。     

OFDM基带系统的FPGA设计及其同步技术研究

载波和符号定时同步是影响OFDM系统性能好坏的关键因素。针对IEEE802.11a协议,提出了Schmidl&Cox同步算法的改进方案,该方案通过改进协议帧中长训练序列的结构,用延时自相关方法消除Schmidl&Cox算法产生的峰值平台,大大提高了符号定时同步的准确性。在Simulink环境下,用system generator实现了IEEE802.11a基带系统的FPGA设计,整个设计能很好地满足系统功能要求。     

基于FPGA的TDI-CCD时序电路的设计

为解决TDI-CCD作为遥感相机的图像传感器在使用中所面临的时序电路设计问题,文中较为详细地介绍了TDI-CCD的结构和工作原理,并根据工程项目所使用的IL-E2TDI-CCD的特性,设计了一种基于现场可编程门阵列(FPGA)的TDI-CCD时序电路,其驱动时序使用标准的硬件描述语言VHDL编写,时序仿真的波形效果相当理想。工程应用的结果表明,该设计具有一定的先进性和实用性。     

8位CISC微处理器的设计与实现

介绍了一种基于FPGA芯片的8位CISC微处理器系统,该系统借助VHDL语言的自顶向下的模块化设计方法,设计了一台具有数据传送、算逻运算、程序控制和输入输出4种功能的30条指令的系统。在QUARTUSII系统上仿真成功,结果表明该微处理器系统可以运行在100 MHz时钟工作频率下,能快速准确地完成各种指令组成的程序。     

P/T系统的VHDL描述及实现

利用超高速集成电路硬件描述语言(VHDL)描述P/T系统,在EDA软件平台MAX+plusII上,对Petri网模型的VHDL描述进行编译、仿真、适配,将结果下载到可编程逻辑器件中,通过实验开发系统GW48-CK进行硬件测试。给出一个P/T系统实例——服务系统的描述及实现。仿真波形及硬件测试结果证明了该方法的正确性。     

可进化芯片的FPGA接口设计与实现

针对FPGA IP核在可进化可编程系统芯片(SoPC)中嵌入时存在FPGA IP核端口时序控制和位流下载的问题,实现一种适用于可进化SoPC芯片的FPGA接口。该FPGA接口使用异步FIFO、双口RAM的结构和可扩展的读/写命令传输方式来实现FPGA IP核与系统的异步通信。嵌入式CPU可以通过FPGA接口实现FPGA IP核的片内位流配置。FPGA接口中的硬件随机数发生器实现进化算法的硬件加速。使用自动验证平台与FPGA原型验证平台对FPGA接口进行验证来实现验证的收敛。测试结果表明,FPGA接口成功实现了嵌入式CPU与FPGA IP核的通信,完成芯片内的进化。