FPGA自动加载系统设计实现

针对FPGA可以在每次上电时自动获取配置文件的需求,提出了一种由USB芯片和FLASH芯片、CPLD组成的可对FPGA上电后自动加载的系统。该系统可以通过USB芯片和CPLD将PC中的FPGA配置文件写入FLASH芯片,并且在CPLD的控制下将配置文件以PS模式配置给FPGA。测试表明,该系统可以在上电时自动对FPGA进行加载,弥补了FPGA掉电后数据消失的不足。     

图像数据远距离传输及高速实时存储技术

研究了一种可以实现图像数据的远距离传输和高速实时存储的技术。该技术以FPGA为逻辑控制单元,通过LVDS接口电路远距离传输采集到的图像数据;利用交叉双平面页编程技术流水线式写FLASH以提高存储速度。用CY7C68013A控制的USB2.0接口上传FLASH中的数据到计算机,最后用上位机软件分析数据。结果表明,该系统稳定可靠地远距离传输并高速存储了图像数据。     

高速大容量FLASH存储系统设计

介绍所设计的高速、大容量存储卡的组成机制和系统实现方案.采用固态存储芯片FLASH(闪存)为存储介质,FPGA(现场可编程门阵列)为存储阵列的控制核心,针对外部高速数据的输入,引入了多级流水和冗余校验技术,并自动屏蔽了FLASH的坏块.成功实现了用高密 度、相对低速的FLASH存储器对高速实时数据的可靠存储.另外,通过USB和CPCI接口,可以同主机进行良好的数据通信.     

基于NAND FLASH的高速大容量存储系统设计

为了解决目前记录系统容量小、存储速度低的问题,采用性能优良的固态NAND型FLASH为存储介质,大规模集成电路FPGA为控制核心,通过使用并行处理技术和流水线技术实现了多片低速FLASH对高速数据的存储,提高了整个系统的存储容量和存储速度。针对FLASH内部存在坏块的自身缺陷,建立一套查询、更新和屏蔽坏块的处理机制,有效的提高了数据存储的可靠性。     

一种基于大容量数据记录仪的坏块管理设计

总结了目前基于FPGA的NAND Flash芯片数据记录仪常用的坏块处理方法,提出了一种基于FPGA的大容量数据记录仪的坏块管理方案.该方案利用FPGA内部RAM空间建立坏块地址信息存储区,通过坏块查询模块来查询存储区中的坏块信息,来确定当前存储块是否为坏块,若是坏块则跳过,从而避免对坏块的操作,实现了对Flash存储空间的有效管理.该方案只占用FPGA较少的内存资源,在大容量数据记录仪的坏块管理方面具有较大的优势.仿真分析表明,该方案可行,并取得了预期结果.     

基于FPGA的多路光电信号采集存储系统设计

针对激光光幕法测试弹丸坐标时需要采集多路光电信号的问题,提出了以FPGA为采集及控制芯片,以FLASH为存储芯片的多路光电信号采集与存储系统的设计。通过将采集到的光电信号缓存在FPGA内建FIFO中,然后对该信号进行处理并存储在FLASH中,使用USB接口与上位机进行通信传输。仿真结果表明,该系统可成功将64路光电信号采集并存储,结构灵活、操作简单,数据准确且存储量大。     

基于FPGA的NAND FLASH控制器

主要介绍现场可编程阵列FPGA在NAND FLASH芯片测试仪系统中的应用,由于芯片本身内部结构非常复杂,还可以允许坏块的存在,而且坏块的数目在使用过程中还可以增加,这使得对芯片进行操作变得非常难,而利用FPGA对NAND FLASH进行控制,可以非常方便地对他进行读写、擦除以及坏块判断等几种重要的操作,从而能快捷、准确、稳定地测试出芯片的好坏,为NAND FLASH厂商和用户提供更为准确的判断依据。     

基于NAND FLASH高速海量存储系统设计

文中以宽带雷达信号记录为背景,介绍了一种基于NAND FLASH的高速海量存储系统的组成机制和设计方案。系统采用NAND FLASH作为存储介质,FPGA作为主控芯片,通过跨LUN流水操作和ECC校验,实现对高速实时数据的可靠存储。并提出一种有效的坏块管理机制,较为高效地完成坏块管理,同时节省了系统资源。实验结果表明,系统可以以600MB/s的写入速率,300MB/s的读取速率稳定工作。为宽带雷达信号的实时记录研制提供了有力的技术支撑。     

一种高速大容量图像存储装置的关键技术研究

针对高速图像采集存储要求,设计一种高速大容量存储装置。该装置以FPGA为主控芯片,以FPGA内部集成的高速串行收发器Rocket I/O GTP作为图像数据接收单元,通过FPGA控制MCB硬核操作2片DDR2 SDRAM构成兵乓缓存单元,以32片NAND FLASH组成的阵列为存储单元,采用交叉双平面页编程技术对FLASH进行数据存储。实现了对3个速率为50 MB/s的图像通道数据实时采集存储。通过对FLASH阵列中的图像数据进行回读分析,测试结果无误,验证了系统功能的有效性和可靠性。     

机载高速数据回传系统设计

在航天飞行器交会仿真飞行试验中,不仅需要获取飞行数据,还要考虑产品回收后数据回传的实时性和可靠性。针对现有大容量数据回传系统速度慢、耗时长的问题,文中提出一种基于带宽高、容量大的FLASH阵列和支持USB 3.0接口的高速数据回传系统。该系统的硬件设计使用FT600芯片作为USB 3.0接口电路的控制芯片,采用流水线技术和并行总线工作方式的NAND FLASH阵列作为大容量存储器。软件设计中使用现场可编程门阵列（FPGA）作为主控,控制FT600芯片高速读取FLASH阵列中的大容量数据,完成系统与上位机之间进行的数据交互。测试结果表明,FLASH阵列的数据读取速度达到225 MB/s,USB 3.0接口数据回传的平均速率达到187 MB/s,可以保证数据的快速传输和可靠性,能够有效地解决大容量数据高速回传问题。     

基于FPGA的异步USB数据传输系统设计

设计实现了以FPGA为主控制单元,采用EZ-USB FX2微处理器为接口芯片的快速数据传输系统。文章给出了FPGA和CY7C68013之间数据传输的软硬件设计方案,着重介绍了FPGA内部建构的FIFO原理及程序实现方法,并以FLASH存储模块为例,通过FX2与FLASH握手过程的设计,实现了数据存储器与计算机之间的数据高速传输。应用结果表明,此数据传输系统可靠有效,具有一定的通用性,可用于其他使用USB进行数据传输的系统中。     

基于FPGA和FLASH ROM的图像信号发生器设计

以XC2V1500—FPGA为硬件架构,设计了一种图像信号发生器,作为自适应光学系统波前处理机的信号源,为波前处理机的调试和算法验证提供支持。系统采用大容量的NAND型FLASH存储数据,存储容量为1GB。图像数据通过USB总线预存入FLASH ROM,在FPGA控制逻辑作用下循环读出,并通过Camera Link接口输出。该Camera Link接口支持base,medium,full三种模式,输出像素时钟频率可以达到70MHz。     

基于FPGA和FT245R USB的数据采集系统设计

设计了一种基于FPGA、NAND FLASH存储器、模数转换器和USB的新型数据采集存储系统。利用FPGA强大的可编程能力及可实现片上系统的梅建,系统可实现对信号的快速采集及存储,解决了传统由CPLD与单片机组成的存储测试系统体积大、系统灵活性差的问题。     

基于DSP的FPGA配置方法研究与实现

在数字电路中,FPGA＋DSP的系统结构应用日益广泛。为了减小此种结构的体积和降低成本,对FPGA采用了被动并行的配置方式。上电后,DSP首先完成自身程序的加载,之后充当配置FPGA的主处理器,从FLASH芯片中读取FPGA程序,按照配置时序完成FPGA的程序加载。在硬件设计上,创新性地采用了DSP,FPGA,FLASH共用数据总线的方式,当DSP从FLASH芯片中读取FPGA程序时,FPGA可以直接抓取出现在总线上数据来完成加载。实践证明,此种配置方法结构简洁,工作稳定,在一定程度上实现了小型化和低成本。     

高速数据采集存储板卡设计

介绍所设计的高速数据采集高速、大容量存储卡和系统实现方案。A/D采集采用8位的1 GHz A/D转换芯片,高速大容量存储采用固态存储芯片FLASH(闪存)为存储介质,FPGA(现场可编程门阵列)为存储阵列的控制核心,针对来自A/D的高速数据,引入多级流水和冗余校验技术,能够屏蔽FLASH的坏块。实现了用高密度、相对低速的FLASH存储器对高速实时数据的可靠存储。另外,通过桥接芯片PCI9656,可以很方便地实现同主机的高速的数据通信。     

基于FPGA的微型数字存储系统设计

详细介绍基于FPGA的微型数字存储系统的设计,该系统利用FPGA对Flash存储器进行读、写、擦除等操作．并将写入的数据通过计算机USB接口读入上位机,以此实现数据读出、显示等功能。该系统选用FPGA作为Flash的主控制器,数据传输时一次传送8位（一个字节）或更多,USB接口通信是基于CY7C68013实现的,其控制逻辑主要也是由FPGA实现。该系统设计利用FPGA硬件逻辑编程,可方便灵活地实现高速、大容量Flash程序编写．且USB接口高速传输,支持热插拔,成本低,应用广泛。     

基于Link口和USB的数据传输设计

为了满足多DSP软件调试系统中DSP和上位机之间的数据传输需求,以FPGA作为时序控制,采用Link口和USB2．0接口完成了数据传输设计。多个DSP之间以及DSP和FPGA之间采用Link连接,FPGA和上位机之间采用USB2．0连接。重点介绍了系统组成,完成了芯片选型、Link口和FX2芯片时序设计,并给出了固件程序、驱动程序和应用程序的设计方法。该系统工作稳定可靠,使用方便灵活,能很好地完成ADSP-TS101与上位机之间的数据通信。     

提高测速系统存储速率及可靠性的方法

针对破片测速系统对数据存储速率快、可靠性高的要求,提出了基于流水线设计的数据快速存储方案和基于FPGA片内建立虚拟存储器来管理FLASH坏块列表的方法。 该方法有效降低存储系统的平均响应时间,将数据流的存储速率提高了近2倍;并且有效地屏蔽FLASH的坏块,保证了破片数据存储的可靠性。 试验表明：该方法使数据存储速率提高到2.4Mbytes/S,为原始速率的3倍。数据存储的可靠性为100%。