一种基于多FPGA的SoC验证方法

片上系统(SoC)是芯片设计的发展趋势,现场可编程门阵列(FPGA)验证是芯片设计中最重要的环节之一。基于Altera公司的FPGA和静态时序分析工具TimeQuest的应用,提出了一种使用两个或多个FPGA器件验证复杂SoC的方法,分析了使用多个FPGA器件进行功能验证对于SoC设计的重要性,介绍了FPGA时序约束的具体设置方式;并把这种方法应用在实例中,测试结果显示通过使用这种方式可以快速有效的实现对大规模、复杂时序SoC的功能验证。     

AFDX-ES SoC虚拟仿真平台的构建与应用

随着集成电路技术的快速发展,SoC设计的规模、复杂度和集成度日益增加,给SoC设计的仿真验证提出了巨大挑战。简要介绍了AFDX网络,并结合AFDX终端系统SoC的设计,阐述了软硬件协同设计方法,提出了一种基于虚拟仿真平台的验证方法,详细论述了该平台的构建过程并举例说明了该平台的实际仿真验证应用方式。在芯片设计验证过程中,利用该平台有效地验证了芯片逻辑功能的正确性,保证了仿真验证的覆盖率,缩短了SoC设计验证开发周期,流片结果进一步证明了该方法的正确性,对类似SoC设计具有一定的参考价值。     

基于8051内核SoC的模拟验证与仿真

基于8051核进行系统芯片(SoC）的设计能力得到了很大提高，但同时带来了该类芯片特别是采用数模混合设计时的验证和应用仿真问题。本文利用通用8051仿真器，并根据一款以805l为内核系统芯片的验证和仿真要求，提出一种进行SoC芯片模拟验证和仿真的方案；利用该方案，实现对基于805l内核数模混合SoC芯片的模拟验证和仿真。     

一种基于可重用激励发生机制的SoC验证平台

在系统芯片的设计中,传统的激励发生机制耗费人工多且难以重用,严重影响了仿真验证的效率。针对此问题,构建了一种基于可重用激励发生机制的虚拟SoC验证平台。该平台利用可重用的激励发生模块调用端口激励文件,仿真时将端口激励文件转换成对应于验证电路端口的时序信号。通过对通用同步/异步串行接收/发送器、中断及定时器等功能模块的验证,证明了激励发生机制具有较强的可观察性、可控制性及可重用性。验证结果分析表明,在验证不同的功能点时仅需修改固件及端口激励文件,使验证平台在重用时减少代码修改量,提高了灵活性和验证效率,缩短了系统芯片的验证时间。     

基于SystemC的SoC行为级软硬件协同设计

针对目前SoC设计中存在的软硬件协同验证的时间瓶颈问题，提出了一种使用系统建模语言SystemC对SoC进行总线周期精确行为级建模的方法，采用该方法构建SoC芯片总线周期精确行为级模型进行前期验证。该模型基于32位RISC构建，并可配置其它硬件模块。实验结果表明：模型完全仿真实际硬件电路，所有的接口信号在系统时钟的任一时刻被监测和分析，很大程度地提高了仿真速度，并且可以在前期作系统的软硬件协同仿真和验证，有效地缩短了目前SoC芯片设计中在RTL级作软硬件协同仿真验证时的时间开销。     

SoC芯片验证技术的研究

近几年来,SoC技术已经得到了迅速的发展,随之而来的是SoC设计的验证也变得更加复杂,花费的时间和人力成倍增加。一个SoC芯片的验证可能会用到多种验证技术,常用的SoC的验证技术包括SoC的模拟仿真技术、静态时序分析技术、SoC的FPGA验证技术、SoC的形式验证技术以及SoC的软硬件协同验证技术等。本文讨论了这几种验证技术的特点以及在SoC设计中的作用。     

MIPS科技授权高功效MIPS32 24KEc Pro内核

MIPS科技宣布,授权台湾扬智科技（ALi Corporation）可定制MIPS32 24KEc Pro内核,用于先进的多媒体设计。扬智科技在面向包括便携式媒体播放器（PMP）和机顶（STB）等数字娱乐设备的系统级芯片（SoC）设计中．集成了高功效MIPS—Verified处理器。     

一种数据存储SoC芯片的静态时序约束设计

静态时序分析主要依赖于时序模型和时序约束，是数字芯片时序验证的重要方法，其中时序约束是用来描述设计人员对时序的要求，如时钟频率、输入/输出延迟等。正确的时序约束可以缩短芯片设计周期，更快更好地完成静态时序分析。针对一款数据存储SoC芯片中的多时钟域异步设计要求，以及如何正确处理时序约束存在的问题，提出一种多分组异步时钟的全芯片时序约束，采用虚假路径、多时钟域分组、禁用单个寄存器多时钟分析设置等方法修复和优化设计规则、建立时间和保持时间违例，解决SoC存储芯片静态时序分析中的时序问题，保证所有时序路径正常满足时序逻辑功能要求，完成时序收敛，达到签核标准。     

自动门控时钟技术在聚芯SoC1000C中的应用

针对SoC中时钟网络的自动门控时钟技术进行应用方法的研究,主要以聚芯SoC1000C的CPU核为基础,通过对其内部时序逻辑特点的分析,提出以精确可靠的时序分析为基础的时钟网络设计方案,从而在不增加物理设计复杂度的情况下大大降低SoC的时钟功耗,同时达到改善时序性能和芯片面积的效果。     

嵌入式系统芯片的软硬件协同仿真环境设计

针对嵌入式系统芯片SoC开发验证阶段的需求,介绍了一种通用的SoC软硬件协同仿真平台。软件仿真由C／C＋＋和汇编语言编写,硬件仿真基于VMM验证方法学所搭建,SoC设计代码由RTL代码编写而成。将SoC设计代码中的ARM由DSM模型替代,通过VCS编译器将软硬件协同起来进行信息交互,实现一种速度快、真实性高、调试方便的...     

基于MIPS内核的SoC软硬件协同仿真

针对基于MIPS系列处理器内核的高清电视解码SoC，构建了一个软硬件协同仿真环境。连接MIPS处理器内核的VMC模型和SoC的RTL模型，利用VMC模型支持MIPS指令集的特性运行测试汇编程序，实现了SoC软硬件的同步调试，有效地提高了系统验证的效率。     

AFDX-ES SoC验证平台的构建与实现

以SoC软硬件协同设计方法学及验证方法学为指导,系统介绍了以ARM9为核心的AFDX-ES SoC设计过程中,软硬件协同设计和验证平台的构建过程及具体实施。应用实践表明该平台具有良好的实用价值。     

SoC芯片FPGA原型的软硬件协同验证

在IC设计中,验证占据着举足轻重的地位.为了达到高效率、高可靠性的验证结果,保证芯片在流片的成功率,引入了FPGA原型验证技术.本文以一款低功耗报警器SoC为对象,首先简单介绍了低功耗报警器SoC芯片的系统架构,然后详细说明了报警器SoC芯片FPGA原型验证的具体实现.利用软硬件协同验证方法,验证了报警器SoC芯片模块的功能以及系统验证.     

多总线接口信号处理SoC虚拟验证平台的实现

多总线接口信号处理SoC芯片是以信号处理DSP为核心集成了多个总线接口的片上系统,该SoC涉及的总线协议众多,验证复杂、工作量大,验证将是该SoC芯片开发的瓶颈。为了缩短多总线接口信号处理SoC芯片的开发周期,提高该SoC芯片的一次流片成功率,必须采用更为可靠和有效的验证方案。以SoC验证流程及方法为指导,重点介绍了多总线接口信号处理SoC虚拟验证平台的构建和具体实施。验证结果表明,该验证平台能高效、全面验证芯片功能,提高了芯片验证效率,缩短了整个芯片开发周期,为芯片的成功投片提供了可靠保障。     

基于uC/OS-II的“龙芯1”SoC验证方法

片上系统(SoC)的设计日益复杂,规模趋于庞大,这使得SoC的功能验证与测试成为IC设计的瓶颈.uC/OS-II是一种简洁的、可移植的、可裁减的与支持多任务的嵌入式实时操作系统.本文介绍了uC/OS-II在基于"龙芯1"SoC上的移植工作,重点讨论了在虚拟仿真与FPGA验证平台两种环境下运行uC/OS-II及其上层应用程序来测试"龙芯1"SoC的方法,并取得了良好的效果.     

基于高性能安全存储芯片的SATA通路验证

本文基于UVM验证方法学对自研高性能安全存储SoC芯片系统中SATA通路进行验证,文中对高性能安全存储SoC芯片架构及SATA通路系统工作原理进行说明,以SATA DMA数据传输方式为例介绍了SATA协议链路通信建立及数据传输过程.搭建UVM系统验证平台,文中对SATA协议进行分析,设计规划系统层面测试用例,编写加载至系统中运行的C固件测试程序,实现对系统应用层面关注的PIO、DMA、NCQ等SATA命令方式数据传输通路的验证.结合具体波形分析,结果表明, SATA通路相关集成设计是合理、满足芯片对SATA数据通路应用需求的,实现了对高性能安全存储SoC芯片系统SATA通路的验证.     

采用PSL的基于断言的验证

基于断言的验证方法被认为是在硬件设计验证方面的一次重大的方法学的变革。它能有效地提高验证工作的质量和效率。而性质描述语言(PSL)就是使用断言来表达要验证的性质，并且该语言已经被批准为IEEE标准。在简要介绍性质描述语言PSL的基础上，结合数字交叉连接芯片的实际设计验证工作，采用在Mentor Graphics公司出品的仿真软件ModelSim6.0，用PSL语言表述断言和验证命令，说明在设计中嵌入用断言表述的设计特性，通过这些特性来进行验证仿真工作。实验结果表明，用性质描述语言来辅助验证工作，是一个有效可行的方法。     

基于CDFG的SoC验证方法及其分割与搜索算法

随着芯片复杂度以及市场对集成电路上市时间要求的不断提高,对SoC设计方法和验证方法带来了巨大的挑战。控制数据流图可用于系统建模、软硬件功能划分、系统综合与验证等多个环节。该文针对SoC验证的需要,利用CDFG,研究了基于CDFG的验证体系,给出了CDFG的几种定义,讨论了CDFG的表示方法,提出了基于CDFG的验证流程,研究了基于DFS的生成树算法、CDFG的分割算法和CDFG的搜索算法,并以实例说明了这些算法在验证流程中的作用。     

FPGA的验证平台及有效的SoC验证方法

设计了一种基于FPGA的验证平台及有效的SoC验证方法,介绍了此FPGA验证软硬件平台及软硬件协同验证架构,讨论和分析了利用FPGA软硬件协同系统验证SoC系统的过程和方法.利用此软硬件协同验证技术方法,验证了SoC系统、DSP指令、硬件IP等.实验证明,此FPGA验证平台能够验证SoC设计,提高了设计效率.