共查询到20条相似文献,搜索用时 187 毫秒
1.
设计并实现了一套建立在PC硬件平台之上、基于Linux的多路视频监控系统。分析了该系统的结构,详细论述了多路视频采集卡驱动程序和SDK的设计与实现,说明了系统采用的多种优化策略。通过演示版用户程序证明了该系统的正确性和高效性。 相似文献
2.
3.
4.
5.
6.
本文以微处理器STM32F207和网络接口芯片DM9161A为核心,并在此硬件平台上添加了网络变压器HS9016。整个系统通过LwIP协议进行通信,实现了远程终端和上位机的通信,给出了相关硬件设计电路及软件源程序。 相似文献
7.
8.
为实现嵌入式网络和多媒体应用的通用开发平台,提出了一种基于ColdFire5470和Linux的嵌入式平台设计方案.详细设计了开发平台硬件系统的各电路接口模块,完成了基于硬件平台的Linux+U-Boot移植.在此基础上,为平台设计了用于功能模块检测的片上诊断系统,构建了完整的开发平台系统.最后设计了测试软件,并通过该软件完成了针对系统功能和应用完整性的测试工作.该开发平台为嵌入式应用系统的进一步开发和通信系统的算法研究工作提供了可靠的支持. 相似文献
9.
10.
11.
随着SoC(System on Chip)系统设计复杂度的不断提高,设计前期在系统级别进行软硬件规划对SoC 性能的影响日趋增加,在复杂视频解码SoC 设计中迫切需要高效的性能分析和验证平台从架构层次上优化性能.将基于电子系统级设计(Electronic System Level , ESL)仿真方法在MPEG-4 视频解码SoC 软硬件协同设计中的应用,利用ARM SoC-Designer ESL 平台分析软件算法的瓶颈,实现软硬划分.通过SystemC 对硬件单元周期精确建模,最终实现了MEPG-4 解码软硬件协同仿真验证.实践证明利用ESL 进行系统设计不仅可以有效提高仿真速度而且设计的视频解码硬件能有效改善系统的性能. 相似文献
12.
介绍了一种面向高性能计算的芯片组,在设计和实现的基础上抽象出信道和交叉开关的环境参数,围绕高性能计算的通信特征分析了测试模型参数,并给出与性能评价相关的各个参数;建立了硬件FPGA测试平台和软件仿真环境,测试并分析了芯片组各环境参数对通信延迟和带宽的影响,总结出面向高性能计算的芯片组应尽量提高每次交易的传输粒度,确定了其信道参数. 相似文献
13.
14.
15.
16.
17.
基于VxWorks实时操作系统的电子调速器的研究与开发 总被引:1,自引:0,他引:1
以VxWork。嵌入式实时操作系统作为平台对发动机电子调速器进行了开发,设计了一个以高性能ARM处理器为核心的电子调速系统,详细介绍了整个开发系统的硬件结构和软件设计方法。利用硬件在环仿真系统进行了调速实验。开发实践表明,使用实时操作系统,能有效的提高产品的开发效率。 相似文献
18.
19.
通过智能家居模式,用户可以随时随地了解家用电器的使用情况,甚至进行远程控制和管理,本文设计了一种低成本、高性能的手持式智能家居控制系统。它采用深圳华禹工控二次开发的MTK6225/6235手机模块作为终端应用平台,成熟的硬件方案颠覆了传统硬件设计从零开始搭建设计的模式,直接进入了在手机平台的系统架构上的软件编写方式,使得产品的可靠性大为提高,满足了实际需求。 相似文献
20.
This paper presents a compact and unified hardware architecture implementing SHA-1 and SHA-256 algorithms that is suitable for the mobile trusted module (MTM), which should satisfy small area and low-power condition. The built-in hardware hash engine in a MTM is one of the most important circuit blocks and dominates the performance of the whole platform because it is used as a key primitive to support most MTM commands concerning to the platform integrity and the command authentication. Unlike the general trusted platform module (TPM) for PCs, the MTM, that is to be employed in mobile devices, has very stringent limitations with respect to available power, circuit area, and so on. Therefore, MTM needs the spatially optimized architecture and design method for the construction of a compact SHA hardware. The proposed hardware for unified SHA-1 and SHA-256 component can compute a sequence of 512-bit data blocks and has been implemented into 12,400 gates of 0.25 μm CMOS process. Furthermore, in the processing speed and power consumption, it shows the better performance in comparison with commercial TPM chips and software-only implementation. The highest operation frequency and throughput of the proposed architecture are 137 MHz and 197.6 Mbps, respectively, which satisfy the processing requirement for the mobile application. 相似文献