一种红外焦平面的数字化输出设计方案

为了实现红外焦平面数字化输出，设计了一种带片上模数转换的焦平面读出电路，包括一个8×1的读出电路单元阵列和一个基于逐次逼近算法的10位模数转换器。单元读出电路采用了电容反馈负阻抗放大器结构作为输入级，输出的信号经采样保持后通过多路传输送到模数转换器。设计的逐次逼近型的模数转换器中的比较器采用的是两级开环结构，数模转换器采用的是高位电荷缩放低位电压缩放型的结构。在Cadence全定制设计平台下，采用0．6μm双多晶硅、双金属层的CMOS工艺模型对电路进行了仿真和版图设计。整个读出电路采用5V电压供电，20kHz的采样输出时仿真平均功耗约为5mW。     

一种红外焦平面的数字化输出设计方案

为了实现红外焦平面数字化输出,设计了一种带片上模数转换的焦平面读出电路,包括一个8×1的读出电路单元阵列和一个基于逐次逼近算法的10位模数转换器.单元读出电路采用了电容反馈负阻抗放大器结构作为输入级,输出的信号经采样保持后通过多路传输送到模数转换器.设计的逐次逼近型的模数转换器中的比较器采用的是两级开环结构,数模转换器采用的是高位电荷缩放低位电压缩放型的结构.在Cadence全定制设计平台下,采用0.6μm双多晶硅、双金属层的CMOS工艺模型对电路进行了仿真和版图设计.整个读出电路采用5V电压供电,20kHz的采样输出时仿真平均功耗约为5mW.     

短波红外InGaAs线性焦平面数字化输出研究

一种适用于短波红外铟镓砷线性焦平面的数字化输出研究。针对实验室自主研制出的短波红外256×1铟镓砷焦平面,结合SAR ADC的基本原理,以高分辨率、低功耗、小面积为设计原则,设计一款逐次逼近（SAR）模数转换器。ADC采用0.18μm CMOS工艺流片,采用3.3V电压供电,采样率235KS/s,功耗460μW,信噪比66.6dB。将ADC芯片与256×1铟镓砷焦平面在变积分时间条件下进行耦合测试。结果表明ADC芯片可以满足短波红外线列256×1铟镓砷焦平面的应用需求。     

一种应用于线列TDI型红外焦平面的数字化读出电路

对于红外焦平面的数字化一直是当前的研究热点之一,如何满足红外焦平面器件的功耗和面积要求,同时还能达到足够高的转换速率和转换精度是目前存在的一个的难点。针对线列TDI型红外焦平面的特点,提出一种新型SAR型ADC的方法并设计相应的读出电路,通过在SMIC 0.18μm工艺下模型的仿真,该读出电路可以达到最高80.2 dB的信噪比的情况下,功耗仅为230μW。     

基于SAR ADC的短波红外焦平面数字化读出电路研究

片上集成数字化是红外焦平面的主要发展方向之一,其关键技术是在读出电路内部集成模数转换(ADC)模块。针对线列InGaAs焦平面的数字化需求,采用了一种基于非二进制的冗余位 SAR ADC设计方案。整个读出电路包括读出电路单元和模数转换单元。读出电路单元采用的是电容跨阻放大器(CTIA)结构,其结构线性度好,注入效率高;模数转换单元采用的是SAR ADC,其结构简单,功耗低。文章采用非二进制校准的方法对CDAC模块进行设计,通过在电容阵列中插入冗余位来提高ADC的转换速度和精度,并使用下极板采样技术来提高采样精度。在0.18μm CMOS工艺模型下,完成了14bit的SAR ADC的设计。仿真结果表明:在采样率为1MS/s条件下,SAR ADC的信噪比(SNR)为74dB,有效位数为13.4bits。     

一种新的红外焦平面图像信号无线光输出协议

文中提出了一种针对红外焦平面图像信号无线光输出的高速数据链路层协议。该协议以IrDA标准的红外数据链路协议（IrLAP）作为参考，通过红外无线信道来实现点对点、高速、稳定的图像信号输出。协议的设计充分考虑了对多种红外传输速率的支持，以及位错误率（BER）、红外帧长度、应答分组大小等因素对系统传输吞吐量的影响，提出了寻找合适参数有效的计算方法，以及基于FPGA的红外无线视频传输平台的设计方法。实验结果显示，传输平台可以在16Mb／s的红外传输速率下长期稳定工作。这表明本协议适用于VFIR及更高速率的图像无线传输，经过不断地测试与完善，可为制订今后焦平面图像信号光输出规范提供参考。     

一种新的红外焦平面图像信号无线光输出协议

文中提出了一种针对红外焦平面图像信号无线光输出的高速数据链路层协议。该协议以IrDA标准的红外数据链路协议(IrLAP)作为参考，通过红外无线信道来实现点对点、高速、稳定的图像信号输出。协议的设计充分考虑了对多种红外传输速率的支持，以及位错误率(BER)、红外帧长度、应答分组大小等因素对系统传输吞吐量的影响，提出了寻找合适参数有效的计算方法，以及基于FPGA的红外无线视频传输平台的设计方法。实验结果显示，传输平台可以在16Mb／s的红外传输速率下长期稳定工作。这表明本协议适用于VFIR及更高速率的图像无线传输，经过不断地测试与完善，可为制订今后焦平面图像信号光输出规范提供参考。     

一种红外焦平面片上模数转换电路的设计

文章介绍了一种基于一阶Sigma-Delta（∑-△）过采样算法的红外焦平面片上模数转换电路的设计。片上模数转换电路是红外焦平面CMOS数字读出电路芯片的关键,需要综合考虑芯片的功耗、面积和速度要求来选择实现算法。文中首先回顾了红外焦平面片上模数转换电路的研究发展,然后阐述了一阶∑-△过采样ADC算法的原理,详细分析了实现算法的一种调制器电路结构和数字抽取滤波器结构,最后给出了一阶∑-△过采样ADC电路的仿真结果,显示精度10位,调制器模拟电路功耗约为15μw,并进行了误差分析。     

一种低噪声红外焦平面器件采集电路的设计

提出了384×288非制冷红外焦平面UL03162驱动电路和焦平面器件模拟输出信号数字化的设计方法,从理论和实际上论述了偏置电压对焦平面器件性能的影响,阐明了偏置电压的产生方案,并简要说明时序控制产生和转换器选择的方法,为焦平面高性能、稳定可靠的工作提供了必要条件.通过测试系统检测,RMS噪声为312.4 μV,充分发挥了该器件的优良性能.     

一种新型红外焦平面片上模数转换电路

基于串行单斜率积分的原理,提出了一种新型的像素级红外焦平面片上8位模数转换电路.设计了一个8×8像素阵列组成的完整读出电路芯片,并进行了版图设计和电路仿真.每个单元像素电路采用直接注入方式输入,输出与输入电流成正比的数字脉冲信号,经每列单元共享的计数器计数输出.采用独特的数字电路列共享结构,电荷注入补偿等技术,具有结构简单、面积小等特点.仿真及测试结果表明,该芯片能较好地完成红外焦平面信号读出及模数转换功能,单元面积80 μm×80 μm,单元功耗50 μW,量化等级达到8位,芯片实测量化误差小于4 LSB,帧速可达460 f/s.     

一种基于时域比较器高SFDR的6-bit 20-MS/s 逐次逼近模数转换器

This paper presents a 6-bit 20-MS/s high spurious-free dynamic range(SFDR) and low power successive approximation register analog to digital converter(SAR ADC) for the radio-frequency(RF) transceiver frontend, especially for wireless sensor network(WSN) applications.This ADC adopts the modified common-centroid symmetry layout and the successive approximation register reset circuit to improve the linearity and dynamic range. Prototyped in a 0.18-μm 1P6M CMOS technology,the ADC performs a peak SFDR of 55.32 dB and effective number of bits(ENOB) of 5.1 bit for 10 MS/s.At the sample rate of 20 MS/s and the Nyquist input frequency,the 47.39-dB SFDR and 4.6-ENOB are achieved.The differential nonlinearity(DNL) is less than 0.83 LSB and the integral nonlinearity(INL) is less than 0.82 LSB.The experimental results indicate that this SAR ADC consumes a total of 522μW power and occupies 0.98 mm~2.     

一种基于电阻型数模转换器每级输出3位的6-bit 410-MS/s单通道异步逐次逼近模数转换器

该设计采用SMIC 65-nm CMOS工艺,实现了一款可应用于超宽带通信领域的单通道低功耗6位410-MS/s异步逐次逼近模数转换器(SAR ADC)。通过采用电阻型数模转换器、每级输出3位数字码字结构,以及改进的异步控制逻辑,该ADC在370-MS/s采样率时,无杂散动态范围(SFDR)达到41.95-dB,信号噪声失真比(SNDR)达到28.52-dB。在采样率为410MS/s时,该设计仍能达到40.71-dB的SFDR和30.02-dB的SNDR。通过动态比较器的使用,实现了低功耗设计。测试结果表明,在410-MS/s采样率下,电路总功耗为2.03mW,对应的品质因子(FOM)为189.17fJ/step。     

数字射频存储器用DAC静态参数的表征与测试

分析并讨论了应用于相位体制数字射频存储器的DAC静态参数的表征方法．提出用时间非线性（TDNL和TINL）、幅度非线性（ADNL和AINL）以及相位非线性（PNL）来全面描述相位体制DAC的静态性能．仿真结果证明上述静态参数对DAC的频域性能有着显著影响，用它们表征相位体制DAC的静态性能是必要且可行的．采用上述方法对利用标准75mm GaAs MESFET全离子注入工艺流片得到的3bit相位体制DAC进行了低频静态测试，其静态参数优异，性能良好．     

阵列型图像传感器模数转换技术

阵列型图像传感器的信号读出方式对整个传感器的性能有较大的影响。在新型的数字化图像传感器中,光电信号的多路传输在数字域实现,实现了信号的无损传输,提高了图像传感器的通道隔离度及抗干扰能力。模拟数字转换器（ADC）是数字化图像传感器的重要组成部分,其性能对整个成像系统的性能有重大影响。以阵列型图像传感器对ADC的要求入手,分析了ADC各性能参数对阵列型图像传感器性能的影响,介绍了数字化图像传感器的各类结构及适用于阵列型图像传感器的不同ADC及其实现方式。CMOS工艺技术的发展使得像素级ADC技术进入实用化阶段,像素级ADC技术可以利用数字积分技术有效提高图像传感器的动态范围,使得光电信号积分及多路传输都在数字域进行,极大地提高了图像传感器的性能。     

一种精度可编程的低功耗SAR ADC

设计了一种精度可编程的低功耗逐次逼近型模数转换器(SAR ADC)。采用电阻电容混合结构的数模转换(DAC)阵列,通过对低位电阻阵列的编程控制,实现了12,0,8位的转换精度,对应不同的精度,电路支持1,5,10 MS/s的转换速率。采用一种改进的单调开关控制逻辑以降低功耗和面积,同时避免了原有单调开关逻辑存在信号馈通的缺点。根据不同的精度要求,对比较器所用预放大器的个数进行编程控制,进一步提高了ADC的功耗效率。电路基于0.18 μm的CMOS工艺设计,在1.8 V电源电压下,精度从高到低对应的功耗分别为0.56,0.48,0.42 mW;SNDR分别为73.2,61.3,48.2 dB;SFDR分别为96.3,84.6,62.8 dB。芯片内核面积仅为(0.6×0.9)mm²,适用于通用片上系统(SoC)。     

A／D变换器孔径不稳定对数字接收机性能的影响

介绍了A/D变换器的孔径及孔径不稳定的概念，分析了孔径不稳定对稳定对数字接收机的噪声性能及对系统改善因子的影响。     

低功耗SAR ADC的高性能比较器综述

目前逐次逼近型模数转换器(SAR ADC)已经成为低功耗数模混合集成电路中模数转换器的首选架构,其中的核心模块—高性能比较器的功耗大小直接决定了SAR ADC的整体功耗。文章从低功耗SAR ADC系统出发,聚焦高性能低功耗电压域和时间域比较器的发展历程与最新研究进展,总结了通过优化SAR逻辑实现低功耗比较器的技术方法。该综述为数模混合电路设计者了解并掌握SAR ADC中高性能低功耗比较器技术提供有力参考。     

一种高注入效率红外焦平面读出电路采样单元的设计

主要研究了一种新型的基于CTLA结构的CMOS红外焦平面读出电路的采样单元电路,该电路采用共源共栅电路结构,不仅具有一般CTIA结构高注入效率和固定偏压稳定的特点,而且由于采用管子数比一般的CTIA结构少,可以广泛应用在大面积的红外焦平面阵列上.