基于FPGA的高速实时FFT处理器设计

结合高速、实时快速傅里叶变换(FFT)的实际需求,在分析了基4、按频率抽取(DIF)FFT算法的基础上,采用多级串行的同步流水线结构,利用现场可编程门阵列(FPGA)完成1 024点、16位复数点、块浮点FFT.整个设计划分成多个功能模块,全部采用Verilog HDL描述,并在Virtex-Ⅱ器件上实现.结果表明,利用FPGA实现复杂的数字信号处理(DSP)算法是完全可行的.     

基于802.11a的FFT/IFFT处理器设计

设计了一种应用于802.11a的64点FFT/IFFT处理器.采用单蝶形4路并行结构,提出了4路并行无冲突地址产生方法,有效地提高了吞吐率,完成64点FFT/IFFT运算只需63个时钟周期.提出的RAM双乒乓结构实现了对输入和输出均为连续数据流的缓存处理.不仅能实现64点FFT和IFFT,而且位宽可以根据系统任意配置.为了提高数据运算的精度,设计采用了块浮点算法,实现了精度与资源的折中.16位位宽时,在HJTC 0.18μmCMOS工艺下综合,内核面积为:0.626 7 mm2,芯片面积为:1.35 mm×1.27 mm,最高工作频率可达300 MHz,功耗为126.17 mW.     

一种基于FPGA的高性能FFT处理器设计

FFT算法是高速实时信号处理的关键算法之一，在数字EW接收机中有着广泛的应用前景。本文基于Xilinx公司的Vertex-Ⅱ Pro系列FPGA，设计一种级联结构的1024点FFT处理器，采用基-4并行蝶算单元，能并行处理四路输入数据，极大地提高了FFT的处理速度。在系统时钟为100MHz时，完成1024点复数FFT运算仅需要2．56μs。     

基于FPGA的FFT处理器设计

给出了一种64点FFT的FPGA实现方法.用该方法实现的FFT处理器由于采用流水线结构,其存储和读写可同时进行,并能及时输出结果.文中同时给出了基于Verilog语言的modelsim软件仿真结果.     

基于CORDIC算法2K点FFT处理器的硬件设计

本文讨论了采用FPGA硬件实现高速实时2K点FFT处理器的设计方案。选择了将基4和基2分解揉合的DIF算法作为实现算法。并采用CORDIC算法代替传统的乘法-累加单元，使得FFT中的三角函数计算只需加减和移位操作来实现。整个处理器采用流水线结构，并且有两个RAM分别轮流作为输入缓存和每一级的中间运算结果存储器。     

基于FPGA的FFT处理器设计

在OFDM系统中，调制和解调是通过FFT来实现的，FFT算法的实现是实时高速信号处理系统设计中的难点。针对FFT在OFDM通信系统中的实际应用，提出了一种切实可行的基于FPGA（现场可编程门阵列）的FFT实现方法与硬件结构。论文重点介绍FFT控制模块的设计原理，设计了一种新的FFT控制器结构，并采用Quartus对控制器做了详细的仿真研究。结果表明控制器使蝶形运算、读取数据、存储数据等操作协调一致，而且提高了系统的处理速度，在计算和数据通信间取得了平衡。     

一种基于FPGA的FFT阵列处理器

提出一种新的FFT信号处理器的实现方法，使用抽取算法在基于FPGA的FFT硬件处理IP上实现并行大点数快速傅立叶变换，由于采用专用FFT硬件处理与DSP相结合的处理结构，使处理速度大幅度提高。理论和仿真分析论证了该方法的有效性。     

基于FPGA的32位浮点FFT处理器的设计

介绍了一种基于FPGA的1024点32位浮点FFT处理器的设计。采用改进的蝶形运算单元,减小了系统的硬件消耗,改善了系统的性能。详细讨论了32位浮点加法器/减法器、乘法器的分级流水技术,提高了系统性能。浮点算法的采用使得系统具有较高的处理精度。     

低功耗浮点FFT处理器的设计

介绍了一种基于现场可编程门阵列(FPGA)的低功耗可配置浮点快速傅里叶变换(FFT)处理器的设计,可进行4点、16点、64点以及256点运算。采用按频率抽取的基–4算法和基于存储器的单蝶形结构。对蝶形运算单元进行优化,减少乘法器的数目,降低了功耗。存储单元采用乒乓存储结构,提高了数据的吞吐率。同时,采用浮点运算提高了处理器的运算精确度。该处理器采用中芯国际(SMIC)0.18 μm工艺库进行综合,功耗为0.82 mW/MHz,并在ACX1329-CSG324 FPGA上实现。     

FFT的一种快速实现方法

本文提出了一种利用TMS32010信号处理专用单片机实现FFT算法的方法。目前国内己有TMS32010的开发系统,但用于信息处理还需系统机的支持。我们首先对单片机进行脱机开发,然后将其应用于基-2的时间抽取法FFT。由于此单片机固有的速度快的优点加上软件的优化使这一算法得以快速实现,这对数字信号的实时处理是很有价值的。本实现方法自成体系,完全可以脱离任何系统机的支持而独立运行,实验证明,本方案结构简单,工作稳定,使用方便。     

在TMS320C80上实现FFT算法

文章在ＴＭＳ３２０Ｃ８０ ＳＤＢ板上研究了ＦＦＴ算法的实现,提供了一种应用ＴＭＳ３２０Ｃ８０进行并行化程序设计的方法,通过程序验证,取得了比较好的效果。     

CORDIC算法在DSP算法硬件实现中的应用进展

CORDIC算法被广泛应用于数字信号处理算法的硬件实现中。由于它将许多复杂的算术运算化成简单的加法和移位操作，因此它在许多DSP算法的硬件实现中都有着极为重要的意义。有了它，许多难于实现而又极具应用价值的算术函数的硬件实现成为了可能。本文首先介绍了CORDIC算法的理论概要，然后给出了CORDIC算法在国内外的应用现状。最后，给出了作者自行设计的基于CORDIC算法的可参数化的FFT模型。     

低成本可调FFT处理器的超大规模集成电路设计

文章提出了一种以基-22／23为基础的流水线结构,用以实现低成本、超大规模集成电路（VLSI）的快速傅里叶变换（FFT）处理器设计。该处理器在减少普通复数乘法器级数的同时,通过单路延时反馈（SDF）存取方式,以最少的存储字来获得FFT结果。对于数据通路,我们采用了混合浮点的数据缩放方式,在保证信噪比的同时,降低了数据长...     

基于动态可重构的FFT处理器的设计与实现

提出了一种基于局部动态可重构(DPR)的新型可重构FFT处理器.相比传统的FFT设计,该设计方法在重构时间上得到了很大改进,同时,处理器能够动态地添加或移除重构单元.采用新颖的FFT控制算法,使得可重构部分面积很小.该处理器结构在Xilinx Viirtex2p系列FPGA上进行了综合及后仿真.较之Xilinx IPcore,其运算效率明显提高,而且还实现了IP核所不具备的动态可重构性.     

数字信号处理器的发展及应用

根据ＤＳＰ芯片的结构及发展特点，概述了通用型ＤＳＰ芯片及专用型ＤＳＰ芯片的功能特征，简述其在雷达工程中的应用。     

基于FPGA的FFT/IFFT处理器的实现

提出一种利用并行算法来实现FFT（快速傅里叶变换）及其逆变换IFFT（快速傅里叶逆变换）的设计方法。该处理器可由用户动态配置成64、256、1024点复数FFT或其逆变换IFFT。     

基于FPGA的FFT处理器的设计与实现

对FFT处理器的实现算法-频域抽取基4算法做了介绍。介绍一种以FPGA作为设计载体,设计和实现一套集成于FPGA内部的FFT处理器的方法和设计过程。FFT处理器的硬件试验结果表明该处理器的运算结果正确,并且具有较高运算速度。该方法具有设计简单灵活,体积小等优点,可用于雷达处理、高速图像处理和数字通信等应用场合。     

低功耗可配置FFT处理器的ASIC设计

提出了一种低功耗可配置FFT处理器的设计方案和存储器地址产生方法,可进行8点、16点、32点、64点、128点和256点运算.采用基2算法和基于存储器的顺序结构,将长位宽的存储器分成两个短位宽的存储器,并在蝶形单元中将4个实数乘法器减少为3个,进一步降低了功耗.同时,在存储器读写和蝶形单元的运算之间采用流水线结构,以提高处理速度.该FFT处理器采用SMIC 0.18,um CMOS工艺库进行综合及布局布线,芯片核心面积为1.09 mm2,功耗仅为0.69 mW/MHz,实现了低功耗的目标.     

基于CORDIC算法并行FFT设计与硬件实现

讨论了复杂128点FFT处理器的并行和旋转结构。VLSI实现FFT适用于超高速数据处理。随着新的VLSI技术的发展，高速处理和低功耗设计成为现实。使用CORDIC旋转处理器可以优化面积和速度的设计，在不降低数据处理速度的基础上，这种FFT仅仅使用了5．3万等效逻辑门。