MPEG-4 AAC解码器在NIOS II平台上的实现和优化

给出了MEPG-4AAC实时解码器在NIOSII平台的实现方案,介绍了MPEG-4AAC-LC解码算法及各关键模块优化算法。在完成实时解码要求下,结合NIOSII平台特性,对解码器在软件代码与处理器上进行优化。实验结果表明CPU时钟为80MHz时能达到实时解码要求。     

MPEG-4 AAC解码器在NIOS Ⅱ平台上的实现和优化

给出了MEPG-4AAC实时解码器在NIOSⅡ平台的实现方案，介绍了MPEG-4AAC—LC解码算法及各关键模块优化算法。在完成实时解码要求下，结合NIOSⅡ平台特性，对解码器在软件代码与处理器上进行优化。实验结果表明CPU时钟为80MHz时能达到实时解码要求。     

MPEG-4 AAC解码器在TMS320C6416上的实现

结合定点DSP芯片TMS320C6416，给出了MPEG-4AAC(LC)音频解码器在其测试评估平台(TEB)上的实现方案，并从多方面对AAC(LC)解码器进行了优化设计。实验结果表明，在确保音频解码质量的同时，算法的运行速度和存储器占用情况都有了较大的改善，为视频及其它应用留下了充足的处理空间。     

海外窗口

东芝推出低功耗MPEG-4解码嚣东芝公司近日推出MPEG-4标准的视频解码器,它采用FBGA封装,外形尺寸只有9×9mm~2,集成有4M随机动态存储器,降低了功耗,对于移动应用非常重要。它支持MPEG-4的所有要求,具有动画播放功能,在40MHz下功耗只有50mwW。陈飞荐     

MPEG-2 AAC解码器的优化算法

作为新一代的音频编码国际标准,先进音频编码(AAC)提供了良好的压缩性能,具有广阔的发展和应用前景。但是由于AAC标准给出的算法比较复杂,按照标准算法进行测试时发现其并不能满足实时解码的要求,因此,必须对标准算法进行优化以达到实时解码的要求。在叙述了MPEG-2 AAC解码器的模块组成和原理的基础上,针对各个模块的特点采用优化算法,对MPEG-2 AAC解码器的部分模块进行了优化设计,较大程度地提高了解码速度。     

MPEG-2音频解码算法优化

以PC机为硬件平台对MPEG-2的音频解码算法进行优化，实现MPEG-2全软件的系统、视频、音频3个部分实时解码。在IDCT和IMDCT中应用了新的快速算法；结合PC机本身的特点及解码过程中有大量的乘加运算采用SIMD(single—instruction multiple—data)来对程序优化，并在实际运算中也对数据结构进行了优化。通过以上的优化使MPEG-2层Ⅱ解码的运算量减少了40％以上，在奔腾3／450计算机上只占用不到5％的系统资源。这些优化算法已经应用于奔腾3／800为硬件平台的MPEG-2实时解码器中。     

基于XScale平台的MPEG-4 AAC解码器Huffman算法优化

Huffman算法的实现是MPEG-4 AAC解码的一个关键部分,它在整个解码算法中占有很大的运算比重和内存开销。讨论了不同的Huffman解码算法及其改进,结合AAC解码器不同码表的特点,针对XScale处理器选择了其合适的Huffman解码算法,并对每种选择的算法从提高解码效率、减少内存开销的角度进行了优化．达到了理想的效果。     

基于通用DSP的视频解码器的优化实现

随着多媒体和网络技术的发展,视频监控、智能手机等嵌入式系统得到了广泛应用。嵌入式平台资源有限,结构特殊,加上视频解码计算复杂,导致嵌入式平台上视频解码器的优化实现难度大、周期长。基于TMS320C6416通用DSP平台,给出了一套完整的移植优化方法,该方法依次从算法级、结构级和代码级进行优化,实现了解码速度快、恢复视频质量好的MPEG-4解码器。测试表明,该解码器可以对D1视频进行两路以上实时解码,本文方法典型、有效,对于通用芯片上编解码器的移植优化具有参考意义。     

基于微处理器核的媒体系统芯片结构设计

围绕基于微处理器核的AAC解码器结构设计展开讨论，对IP定制、数据通路及存储设计进行了研究，并成功开发了一个基于微处理器核的MPEG-4AAC解码系统芯片。     

基于ARM926EJ-S的MPEG-4软解码器的优化与实现

MPEG-4解码器的软件实现是嵌入式应用领域的热门研究课题。但是由于MPEG-4解码系统庞大的数据处理量和嵌入式微处理器处理能力不高的矛盾致使软解码的速度非常低。对此,根据MPEG-4软解码系统的特性及当前嵌入式领域主流微处理器ARM核的特点,研究了一种基于ARM9微处理器上实现MPEG-4软解码的算法优化方法和实现方案。详细介绍了优化的三个方面,包括软件结构优化;对数据处理较多模块编写ARM汇编函数替换;对关键模块寻找快速算法和并行处理算法等。实验结果表明优化后的算法在ARM9微处理器平台上对QVGA格式的MPEG-4码流播放速度由优化前的10 f/s提高到了37 f/s,完全实现了流畅播放,具备很高的实用价值。     

MPEG-2信源解码器的研究与实现

本文讨论了ＭＰＥＧ－２信源解码器的原理和实现方法，提出实际实现的多方法和关键，并详细叙述在信源解码器实际实现中的视频，音频同步实现的方法ＭＰＥＧ－２信源解码器样机已研制成功，可实时演示，并可将之变成ＤＶＤ产品。     

应用于SoC的低功耗MPEG-1／2音频解码IP

文章设计了一个低功耗、可复用、MPEG-1／2 LayI／Ⅱ／Ⅲ音频解码IP核。该IP核主要应用于包含一个CPU的嵌入式多媒体处理系统。该IP核包含了一个Software-Core和一个Hardware-Core,在两者的配合下,可以在非常低的时钟频率下高精度解码MPEG-1／2 LayI／Ⅱ／Ⅲ音频码流。在实时解码128kbps／44．1kHz MPEG-1／2LayerⅡ码流时,Hardware-Core工作在5．6448MHz,Software-Core工作在8MHz。文章最后给出另一个该IP在典型SoC系统中的应用。Hardware-Core在CMOS0.18μm工艺下,芯片面积为1520μm×1280μm。     

一种基于SoC的MPEG-4视频解码加速器

实现了一种应用于系统芯片（SoC）的MPEG-4视频解码加速器。该解码器可完成MPEG-4解码中计算量最大的离散余弦变换（IDCT）、反量化（inverse quantization）和运动补偿叠加（reconstruction）。本文通过算法、总线接口、存储器结构以及硬件开销方面的优化,使得在满足MPEG-4实时解码的基础上,加速器占用SoC系统芯片的总线带宽和硬件面积尽量的小,并有利于存储器的复用。经实验验证,本设计可以对MPEG-4简单层（simple profile）实时解码。     

HDTV接收系统中视频解码的研究与实现

本文简要分析了HDTV接收系统中视频解码的特点与实现方法,介绍了一种HDTV视频解码器的硬件结构及其工作过程。重点讨论了该视频解码器的软件系统结构,主要模块的设计与实现。该视频解码器可对符合MPEG-2 MP@HL的视频流进行解码并兼容多种视频格式的输出。     

基于FPGA的数字高清晰度电视视频解码器的设计和实现

本文介绍了一个能实时解码基于MPEG-2的高清晰度电视(HDTV)编码流的视频解码器的设计方案及其实现。在设计中采用大量FPGA以及能实现高速处理的并行处理技术和流水线工作方式,并研究了由并行处理而导致的运动补偿越界等特殊问题的解决途径。论文阐明了解码器的总体结构和各主要电路的组成以及整个解码过程的具体实现。     

DSP implementation of real-time MPEG-2 audio decoder using novelsynthesis filter bank

An efficient synthesis filter is presented which can carry out real-time MPEG-2 audio decoding. The proposed algorithm reduces the number of MAC operations by adopting novel IDCT and windowing schemes, exploiting a multichannel structure, and implementing CGD techniques. The DSP implementation is MPEG-2 compliant and achieves real-time processing with 60% reduction in run-time compared with a fast ISO decoder