Synopsys推出新的形式验证工具:Formality

以提供逻辑综合工具著名的Synopsys公司,又增加了门级验证工具Formality(形式上等效的验证工具)。使用等效验证工具,可以验证同一设计的两种表达方式在逻辑上是否完全等同。这种新的形式验证工具和传统的事件驱动仿真工具或者节拍式仿真工具相比,具有的优点为:不需要测试向量(和静态时序分析工具一样)。     

CoCentric系统设计、仿真与实现

集成电路已经发展到了SoC(System on Chip)时代，在系统设计领域就需要有相应的EDA工具的支持。CoCentric就是由Synopsys公司推出的SoC系统设计的EDA工具。CoCentric系统设计流程是由综合和验证这两个并行的流程组成的。综合着重实现从系统设计到最后硬件语言描述实现的过程；而验证则通过系统仿真来保证在综合过程中，系统的功能保持一致。文末还详细介绍了一个用CoCentric设计的SoC信息安全芯片的系统设计，并讨论了如何在这一系统中进行软硬件的划分。     

功率再利用法提高I／O效率

设计师都知道,用分级法进行电路设计能提高结果的质量,而且还常常能缩短开发时间.验证工程师常常对一个设计的各功能块单独进行验证,然后再将它们组合成电路,以便对组合成的系统实现确认测试.形式验证方法仍在演进之中,工程师在用分级方法进行形式验证时几乎得不到相应工具的支持.在许多情况下,形式验证工具不能处理大型设计,因此工程师不得不用人工方法随时掌握已验证的功能块,并创新自己的综合验证程序.     

OFDM中的FFT模块设计及其FPGA实现

提出了一种适用于OFDM系统FFT模块的FPGA实现方法。用硬件描述语言Verilog HDL进行了描述,用ISE6．2i工具完成了设计的输入、综合及布局布线,并用Xilinx SpartanⅡFPGA进行了验证。结果表明,所设计的FFT模块在精度和资源上达到了预期目标,具有简单、高效的特点,可以满足某些OFDM系统的需求。     

基于CIockExplorer的时钟树插入技术研究

随着SoC芯片设计复杂度的日益增加,芯片内部时钟设计也越来越复杂。基于华大九天SoC时钟设计工具ClockExplorer对SoC芯片内部模块进行了时钟树插入技术的系统研究,使用ClockExplorer工具进行时钟树综合,并进行门控时钟的插入和时钟拓扑结构的优化,从而验证国产EDA工具的功能。     

开发基于ARM Cortex-M级处理器的系统

用Cortex-M级处理器进行软硬件开发需要细致地考虑一系列IP和工具选项.Cortex-M系统原型设计一般要求:a)在仿真环境中集合设计需要的硬件组件IP; b)验证系统;c)利用应用开发、调试和跟踪工具运行相关基准应用;d)对设计进行微调甚至扩展,直到达到产品要求.     

基于等价性形式验证的逻辑综合引擎设计研究

本文描述了一个基于等价性验证的逻辑综合引擎，它实现了从RTL级到网表级的综合。设计验证系统的初衷是验证给定设计从RTL级到网表级自动综合后电路的正确性，所以综合引擎本身的正确性是本文首要关注的问题。为了提高等价性验证引擎的工作效率，本文还提出并实现了一系列保持电路相似性的方法。最后，本文以SYNOPSYS的等价性验证工具FORMALITY作为比较，试验结果表明本系统是有效的。     

验证计划报表工具VMM Planner

本文介绍了Synopsys公司最新推出的验证计划报表工具VMM Planner。该工具能够帮助用户验证过程的计划阶段，用该工具特有的描述语言HVP语言或者通用的MS Office Excel工具，系统地、层次化地描述验证计划，并且在验证计划的实施过程中，将测试得到的各类数据，反标到验证计划中，产生相应的状态报告，追踪验证进程。     

Camera接口控制器的ASIC设计与实现

介绍了Camera接口控制器的基本功能和工作原理,详细阐述了该控制器的设计架构,重点介绍了数据接收控制模块和数据输出控制模块的设计思路。在用Verilog语言实现整个设计的基础上,运用编译仿真工具进行功能仿真,利用SIMC 65 nm工艺库和综合工具对其综合。经过FPGA验证,确保该控制器作为一个独立的IP核可嵌入到ASIC系统中。     

可配置片上网络性能评估平台

为了弥补目前单纯采用软件或者硬件构建NoC验证平台的一些缺陷,采用软硬件结合的设计方法实现了NoC的FPGA验证与性能评估平台。利用该平台在Xilinx Virtex 6FPGA上对基于虚通道路由器的片上网络进行了验证。实验证明该验证平台功能完善,占用硬件资源少,综合时钟频率高,评估NoC系统的效率非常高。     

目标软件迎接MEMS设计的挑战

在开发各种光学微机电系统（MEMS）的竞争中,恰当选择专门为MEMS设计而开发的软件工具能极大地获益,如节省时间、扩大市场、降低开发费用和降低风险等。光学MEMS可用标准的计算机辅助机械设计（MCAD）方法或者用电子设计自动化（EDA）工具进行设计,但MEMS的特殊性,诸如多物理范畴、加工工艺和标定等对当今现有技术提出了严峻的挑战。所以,支持自顶向下设计的软件在快速、精确地MEMS开发中会起关键作用。 软件工具 用标准的MCAD工具设计和分析机械结构（从桥梁到汽车再到高速飞机系统）已有很多年     

SDH数字交叉连接系统的设计与ASIC实现

基于同步数字交叉连接系统(SDXC)的基本原理及技术关键,分析、讨论了系统的技术细节及技术指标.在提出设计方案的基础上,重点对SDXC系统的核心单元--数字交叉连接矩阵模块,使用VCS和Design-vi sion(Synopsys Inc.)等设计工具进行了系统级描述及综合、验证.其结果满足了SDXC系统的设计需求.     

一种软硬件协同设计工具原型及其设计描述方法

软硬件协同设计工具不但需具有软硬件功能划分的能力,而且应可实现系统级设计到软硬件基本结构的综合。提出一种利用进程代数为高层设计语义基础,可重用现有软硬件设计工具资源的软硬件协同设计工具的实现方案框架,重点讨论其中的设计描述问题。采用这种基于语言变换的软硬件协同设计工具方案有利于对系统的活性、安全性、接口一致性等性质进行高层仿真与形式验证,具有可用性、易扩展好等优点。     

基于模型的悬挂物管理系统工程研究与应用

为应对目前悬挂物管理系统愈发复杂的情况,首次将基于模型的系统工程设计方法应用于悬挂物管理系统开发过程,使用Harmony方法,采用DOORS,Rhapsody等工具,对项目系统进行需求分析、系统功能分析、架构分析与设计,得到一系列用例模型与接口,完成对需求的验证和系统的分析设计。相比传统的以文档为中心的设计方法,基于模型的系统工程方法对需求的追踪验证更加充分,能够及时避免需求偏离所引起的重复设计,有效地提高了开发效率。     

红外遥控发/收数据通信系统的EDA实现

分析了红外线遥控系统的数据编码和传输机制;设计了基于红外线的数据发送和接收系统;用VerilogHDL语言设计了信号编/解码核心电路,外围电路包括红外发/收器件、晶振、显示电路等;在ModelSim6.2仿真工具中进行了仿真测试;用Xilinx ISE9.1软件进行了综合、适配和FPGA器件下载测试,并用Agilent 16823A逻辑分析仪进行了数据采集显示验证,结果表明该电路实现了数据发送和接收功能,符合红外遥控数据传输协议.     

系统级芯片设计语言和验证语言的发展

由于微电子技术的迅速发展和系统芯片的出现,包含微处理器和存储器甚至模拟电路和射频电路在内的系统芯片的规模日益庞大,复杂度日益增加。人们用传统的模拟方法难以完成设计验证工作,出现了所谓“验证危机”。为了适应这种形势,电子设计和验证工具正在发生迅速而深刻的变革。现在基于RTL级的设计和验证方法必须向系统级的设计和验证方法过渡,导致了验证语言的出现和标准化,本文将对当前出现的系统级设计和验证语言进行全面综述,并论述验证语言标准化的情况。分析他们的优缺点和发展趋势。最后简单评述当前的验证方法,说明基于断言的验证是结合形式化验证和传统模拟验证可行的途径。     

基于JSP的毕业设计选题管理系统探讨

JSP的基础是Java技术,一般用其来创建动态页面,页面不仅可以支持跨平台,同时也支持跨Wed服务器。使用JSP设计系统时,人们可以根据自己的需要自由选择系统工具以及服务器,即使更换工具或者是更换服务器也不会对系统运行产生影响。本文分析了基于JSP的毕业设计选题管理系统。     

一种SD/MMC存储器启动方案在SoC中的设计与实现

本文通过分析嵌入式系统的启动过程,设计实现了基于SD/MMC存储卡的直接启动方案.该方案基于AMBA总线,采用硬件描述语言(Verilog HDL)实现SD/MMC启动控制器,利用EDA工具VCS进行仿真,synplify进行综合,采用Altera公司的FPGA进行验证.全文从系统架构设计出发,详细介绍了启动过程的硬件设计和软件流程,最后给出仿真、综合和FPGA验证结果.     

基于Verilog HDL的FIR数字滤波器的优化设计与仿真

对FIR数字滤波器基于Verilog HDL的实现进行了研究,在分布式算法的基础上进行了改进,设计了32阶常系数FIR滤波器。用Verilog硬件描述语言进行数字逻辑设计,使用Synopsys VCS作为仿真工具对设计进行仿真和验证,在Synopsys公司的Design Compiler下进行综合。结果表明,该设计既保证了运行速度又节省了芯片的面积,可以广泛应用于数字集成电路的设计中。     

基于AADL的航电系统可靠性分析工具

为了支持航电系统可靠性分析评估过程的自动化,设计并实现了AADL可靠性分析工具RAT。以用例图说明工具的功能需求,以活动图说明工具的功能间交互流程。给出工具的功能模块的划分、部署及实现。通过对机载设备进行可靠性评估,验证了该工具设计思路和方法是有效的,这为航电系统设计方案的检验与评估提供支持,也为系统满足适航标准的开发过程和安全性目标提供证据。