X-DSP ALU与移位部件的设计与实现

X型DSP是我们自主研发的一款低功耗高性能DSP。对X型DSP的CPU体系结构进行了深入研究,在详细分析X型DSP的ALU部件和移位器部件相关指令基础上,对ALU与移位器部件进行了设计与实现。采用Design Compiler综合工具,基于SMIC公司0.13um CMOS工艺库对ALU移位部件进行了逻辑综合,电路功耗共为4.2821mW,电路面积为71042.9804m2,工作频率达到250MHz。     

可变长移位逻辑的设计与实现

主要研究可变长移位逻辑的几种设计方法。为克服传统的采用移位寄存器来实现可变长移位功能消耗大量寄存器和组合逻辑资源的缺点,结合Xilinx FPGA的结构,提出了基于Xil-inx FPGA的实现方法;针对ASIC设计,提出了两种基于存储器的实现方法,并对它们的优缺点进行了分析和比较,同时给出了原理图和仿真波形。     

ALU的功能测试

本文给出了ＡＬＵ 的几种结构框图和ＡＬＵ 的进位链图模型以及基于该模型的功能测试方法，该方法对ＡＬＵ 加法器的测试可达到较高的测试有效性     

兼容MIPS指令集的超标量微处理器ALU设计

文章介绍了一种兼容MIPS指令系统的32位超标量微处理器IP核(简称BSR03)的设计。重点讨论了其中的32位先行进位ALU的设计,以及对补码数与无符号数算术运算的溢出、进位、借位、比较等问题的处理方法。BSR03采用自顶向下的层次设计方法,用VH DL语言进行描述,用Active-H DL6.1进行仿真、验证,用synplify pro7.1进行综合,该设计符合预定的结果。     

兼容MCS-96指令集的ALU设计

设计了一款能够完全兼容MCS-96系列单片机指令集的ALU。在设计中使用了经过逻辑简化的运算单元和改进的T型进位链,有效缩短了关键路径的延迟。采用硬件资源共享的策略进行运算单元和移位单元的结构组织设计,在不增加指令执行周期的前提下,最大限度地减小了电路面积。     

一种可重构体系结构的声码器ALU设计

文章介绍了采用可重构体系结构的TR600语音编解码器中的ALU设计。重点讨论了ALU的资源部件、数据通路、指令及在设计中的平衡规则。该ALU采用VHDL语言描述,经过仿真、综合和FPGA验证后,完全符合设计要求。     

嵌入式微控制器系统的低功耗设计

嵌入式微控制器的应用已日趋普及，而在它众多的应用领域中有不少地方是对嵌入式微控制器的功率消耗有严格要求的。它们往往是，或者依赖于电池供电，或者虽然用市电供电但仍希望尽量降低系统功率消耗。例如，电池供电的便携式微控制器化检测设备，随身佩戴的医疗仪器，工...     

一种支持SIMD指令的低功耗分裂式ALU设计

在面向多媒体运算的高性能、低功耗DSP芯片MD32设计中,支持SIMD指令的分裂式、低功耗ALU设计是实现其没计目标的重要环节。该文提出了利用基于资源共享的设计思想,以超前进位加法器(Catry Look-ahead Adder)为核心构造数据处理单元,完成算术以及逻辑运算,减少了ALU模块的面积,同时均衡了不同数据通路长度,并且采用先进行数据选择,而后进行数据处理的设计原则,降低不使用模块的活动度,减少了功耗。根据Design Power分析其综合后门级实现结果,芯片面积可减少8％,功耗可减少51％。     

基于C8051F500微控制器的逻辑门电路验证系统设计

为进一步优化逻辑门电路产品的验证与测试流程,基于C8051F500微控制器,提出一种逻辑门电路验证系统。系统综合运用微控制器技术、通信技术、计算机技术,可输出多路不同频率、相位的信号用作逻辑门电路激励,通过微控制器实时采集逻辑门电路的输出信号,也可在示波器上直接监测输出信号,准确验证与测试电路功能与性能。系统可用于测量与、或、非逻辑门电路及由其构成的其他逻辑门电路,适应性强,操作灵活方便,有助于简化实验人员操作流程。     

基于微控制器的机床数控系统的设计

数控机床是我国机床工业的一个重要发展方向。本文详细介绍了经济型数控机床的数控系统的软、硬件设计，重点讨论了步进电机的调速、驱动、保护及电动刀架的控制。该系统具有容错和抗干扰能力。     

可编程S盒及反馈移位寄存器的设计方法

可编程S盒和可编程反馈移位寄存器是可编程密码芯片的两个重要的部件。文章给出了可编程S盒和可编程反馈移位寄存器的一种逻辑设计方法,按照该方法设计的S盒能够通过编程实现任意的布尔逻辑函数,按照该方法设计的反馈移位寄存器能够通过编程灵活地改变反馈抽头和反馈函数。     

声码器中一种四级可重构ALU的研究与设计

在面向语音编解码算法实现的高性能声码器设计中,支持可变长VLIW指令集的ALU单元是实现其设计目标的重要环节.本文提出一种四级可重构的ALU设计,以前缀算法加法器为核心,并通过操作数和资源的重构,能在单周期内完成81种复合算术逻辑运算,同时将其控制编码压缩了58.93%以适应指令集的宽度约束,高效实现了算法中潜在的高并行性,很好的满足了运算密集型的算法应用需求.     

VLSI and SPICE modeling of ALU

The Arithmetic and Logic Unit （ALU） is a combination circuit that performs a number of arithmetic and logical operations within a microprocessor. The demand for faster and compact ALUs makes it desirable to test the ALU in conjunction with pre-design parts prior to manufacture. This may be accomplished in a process using CAD and SPICE simulation software. Our purpose is to realize a method for importing a layout drawn in Tanner L-edit and simulated in T-Spice into PSpice which is referred to as software talking. To do so we use an eight-function instruction set called Complimentary Metal Oxide Semiconductor Arithmetic and Logic Unit （CMOS ALU） which is laid out in Tanner L-edit and produces an extracted net-list which is simulated in T-Spice. An ALU equivalent design is then modeled in PSpice for further testing with pre-manufactured parts of the PSpice library.     

32位同时多线程微处理器的ALU设计

针对传统ALU存在较大硬件资源浪费的缺点,提出了一种指令执行并行度宽,资源利用率高的同时多线程ALU.同时多线程ALU由7个并行的部件组成.每个部件高效的执行两个线程的指令.这种由7个部分组成的分布式ALU提高了指令并行执行的宽度,大大降低了水平浪费和垂直浪费.对微处理器ALU进行功能验证与仿真,并用综合工具完成逻辑综合.     

一种低功耗八位MCU的设计与实现

介绍了一个低功耗八位微控制器的结构设计，选择了适当的微控制器的体系结构和指令流水线，简化了电路结构，大大减少了执行每条指令所需要的时钟数。另外，通过对算术逻辑单元进行优化设计，节省了系统的资源，减小了电路的寄生电容，从而达到了降低功耗的设计目标。