基于TMS320C6x实现多载波QPSK信号全数字化整体解调

提出并证明了一种群路FDMA/QPSK(频分多址/正交相移键控)信号全数字化整体解调的新方法,该方法根据信道构成特点和信号调制方式,将直接分路法和常规多相FFT(快速傅里叶变换)分离法相结合,构成了一种简化的等效多相FFT分路方法,再将输出的数字信号送到数字式解调器,实现了多载波信号的全数字化整体解调,其特点是软件和硬件结构简单、系统计算量小,且易于DSP实时实现,现已用该算法进行了32路FDMA/QPSK信号整体解调的计算机仿真实验,结果表明该方法是可行的.     

用TMS320C6x实现2M路QPSK信号全数字化整体解调算法研究

本文提出并证明了一种群路FDMA/QPSK(SCPS/QPSK)信号全数字化整体解调的新方法,该方法根据信道构成特点和信号调制方式,将直接分路法和常规多相FFT分离法相结合,构成了一种简化的等效多相FFT分路方法,接着将输出的数字信号直接送到数字式解调器,实现了多载波信号的全数字化整体解调,其特点是软件和硬件结构简单、系统计算量小,且易于DSP实时实现,现已用该算法进行了32路FDMA/QPSK信号整体解调的计算机仿真实验,结果表明该方法是可行的;目前已用最新数字信号处理器TMS320C6201硬件板对此方法的关键技术进行了实时仿真.     

复信号多相滤波器的无盲区算法与FPGA设计

信道化和抽取技术是宽带数字信道化接收机中的关键技术。针对这一问题,首先分析了复信号多相滤波器无盲区算法及其数学模型,实现信号的全概率捕获。根据此数学模型,提出了复多相滤波器的FPGA设计方法。该方法根据模型中信道数与抽取倍数之间的关系,利用可定制模块和时序的配合完成了延迟和抽取功能;乘加单元完成多相分量的滤波运算;专用IP核完成FFT。整个模块采用乒乓RAM的设计思想和流水线结构。实验结果表明,该方法区别于一般旋转开关方法,能够实现信道数不等于抽取倍数的延迟和抽取．     

JTIDS信号宽带接收方法及其FPGA实现

为了实现对联合战术信息分发系统( JTIDS)信号的宽带接收,设计了一种基于多相滤波器的信道化接收方法。该方法通过对JTIDS的模拟信道和数字信道进行合理划分,将宽带接收转化为多个窄带接收,然后再结合多相滤波器进行跳频频点检测,以实现全概率的JTIDS信号宽带接收。给出了此信道化接收模型的现场可编程门阵列( FPGA)实现方案,并对仿真和硬件测试结果进行对比分析。仿真与FPGA测试结果表明,该接收模型可以精确实时地接收JTIDS宽带信号。     

基于FPGA的多通道高速数字谱仪的关键算法的设计与实现

为实现微波辐射计大带宽数字化探测的需求,解决现场可编程门阵列（Feild Programmable Gate Array,FPGA）内部处理速度限制输入数据速率的问题,提出了一种基于多相滤波器组和高级快速傅里叶变换（Fast Fourier Transform,FFT）结构的高速数字谱仪设计方案,介绍了多相滤波器组和高级FFT理论基础并给出了具体的硬件设计和硬件实现,完成了硬件的功能仿真,将MATLAB仿真和硬件功能仿真的结果进行对比,验证了该设计方案的可行性.在低时间成本和低经济成本条件下,该方案可实现微波辐射计后端的灵活配置和共享多个微波辐射计前端的功能.     

软件化通信信号发射技术研究

介绍了以软件无线电技术为基础，构想一种高效的软件化全数字信道化发射机的基本原理和实现方法。基于多速率数字信号处理中的内插理论，结合多相滤波技术建立该发射机的数学模型，并进行多路信号发射的多相滤波器组的设计和计算机仿真，最后开展了以现场可编程门阵列(FPGA)芯片作为数字信号处理单元和基于高速PCI标准总线通信卡结构的信道化发射机的通用硬件平台的研制，结果表明该信道化发射机的设计方案是可行的。     

宽带数字接收机的信道化设计

针对宽带数字信道化接收机中的信道化和抽取技术,分析了复信号多相滤波器无盲区算法及其数学模型,给出了信号的全概率捕获方法。同时,根据此数学模型,提出了复多相滤波器的FPGA设计方法。该方法根据模型中信道数与抽取倍数之间的关系,并利用可定制模块和时序的配合来完成延迟和抽取功能。而用乘加单元完成多相分量的滤波运算,同时用专用IP核完成FFT。整个模块采用乒乓RAM的设计思想和流水线结构。实验结果表明,该方法与一般旋转开关方法不同,它能够实现信道数不等于抽取倍数的延迟和抽取。     

非均匀多载波信道分路技术的FPGA设计方法

针对非均匀多载波整体解调中的信道分路实现问题,基于完全重构调制滤波器组的优化结构,提出一种非均匀多载波信道分路技术的FPGA设计方法。相对于均匀多载波信道分路的局限性,使得非均匀分路技术能够更加灵活地适应系统需求且易于实现。对非均匀多载波信道分路技术中涉及到的分析和综合两部分模块的FPGA实现方法进行了详细阐述,给出了硬件占用资源情况和误码测试结果,实现了多载波速率混合信号的重构。     

群信号信道化技术实现方法的仿真与分析

针对群信号中有用子信道信号检测和解调难度较大的问题,通过分析均匀数字滤波器组分析器的基本型,提出了将多相结构和奇偶分路应用于群信号信道化技术的方法。仿真结果表明,这两种方法都有效降低了算法复杂度,而奇偶分路法进一步提高了算法的运行效率,目前已通过硬件实现。     

多相滤波数字信道化的FPGA实现

以多相滤波为基础,结合均匀滤波器组,采用50％重叠的子信道划分,提出了一种数字信道化实现方法,解决了高速实时处理与FPGA处理速度之间的矛盾,克服了信道化接收机的接收盲区.基于FPGA,提出了短波宽带数字信道化的设计思路和实现方法.仿真结果表明,该设计有较强的实用性和通用性.     

Implementation and perfect reconstruction of a maximally decimatedFIR filter bank using parallel module decomposition

This paper discusses an implementation and the perfect reconstruction (PR) of an M-channel maximally decimated FIR fitter bank. Using the polynomial module arithmetics, the filter bank is decomposed into a set of module filter banks of size M, independent of the filter length. When the filter bank is uniform, the computational cost is the same as the polyphase/FFT implementation. When it is not uniform, in which case the polyphase/FFT implementation is not applicable, the computational cost is still reduced by sharing among channel filtering computations. The parallel module configuration is favorable for hardware implementation because decomposing a large system into small subsystems is generally advantageous for many realizations. The PR analysis is greatly simplified by working on the module filter banks as well     

基于多相滤波的通用数字信道化技术

传统的信道化技术一旦信道带宽确定后,滤波计算时分解的相数和信道化后的时域分辨率也相应确定,耦合性较强,导致信道化技术在实际工程使用时灵活性存在一定的不足。文中首先给出了基于多相滤波的实信号数字信道化数学模型;然后,在此基础上推导了通用数字信道化数学表达式;最后,通过仿真验证了通用数字信道化技术的正确性。文中提出的通用数字信道化技术有效实现了信道带宽与多相滤波相数、信道化后时域分辨率的解耦,增加了系统设计和信道化技术应用的便捷性。     

两通道完全重构滤波器组的设计方法:因式分解法

本文首先研究了两通道滤波器组设计的完全重构的条件以及Euclidean多项式的性质 ,提出了基于因式分解的两通道完全重构滤波器组的设计方法 .该方法不需要进行强的非线性优化计算而可以实现真正的结构化的完全重构滤波器组 .文中描述了这种方法的推导过程 ,给出了设计步骤 ,最后通过给出的设计例子 ,说明该方法是有效的     

高效非均匀数字信道化及信号重建技术

针对宽带接收机接收信号多,且信号在频谱上呈现非均匀分布的情况,提出了基于多相离散傅里叶变换(DFT)滤波器组和信号重建的高效非均匀数字信道化的设计方法.该数字信道化结构由分析和综合两部分组成,采用同一组原型滤波器系数,通过对原型低通滤波器的优化设计提高其带外衰减性能,以利用平行结构正交镜像滤波器组重建信号.与常用的并行...     

Design of M‐Channel IIR Uniform DFT Filter Banks Using Recursive Digital Filters

In this paper, we propose a method for designing a class of M‐channel, causal, stable, perfect reconstruction, infinite impulse response (IIR), and parallel uniform discrete Fourier transform (DFT) filter banks. It is based on a previously proposed structure by Martinez et al. [1] for IIR digital filter design for sampling rate reduction. The proposed filter bank has a modular structure and is therefore very well suited for VLSI implementation. Moreover, the current structure is more efficient in terms of computational complexity than the most general IIR DFT filter bank, and this results in a reduced computational complexity by more than 50% in both the critically sampled and oversampled cases. In the polyphase oversampled DFT filter bank case, we get flexible stop‐band attenuation, which is also taken care of in the proposed algorithm.     

基于均匀信道化滤波器组的研究与设计

信道化作为软件无线电系统和宽带数字接收机的关键技术之一,而多相滤波结构的信道化处理技术和滤波器组的设计一直是研究难点。根据多相滤波结构,本文给出一种有限冲激响应滤波器的设计方法,然后根据均匀信道化的要求设计出均匀滤波器组,设计出的原型滤波器能够无失真采样滤波并能重构。利用等波纹设计的同时,使优化所得通带波纹数量级达到10-3,衰减达到-100dB。利用MATLAB设计及仿真表明,该设计是可靠的,可作为高速率滤波器设计的方法。     

基于提升方法的滤波器组因子分解

讨论了FIR滤波器组的分解.2通道完全重构FIR 子波变换分解可为有限步的提升步骤,使用Laurent多项式的辗转相除法给出了这种分解的一个代数方法的证明;证明了二通道子波变换的分解定理不能平行推广到2M通道滤波器组.提出使用M-通道滤波器组构造2M-通道滤波器组,它由多相矩阵的分块化和提升方法实现,这种方法易于构造非线性滤波器组,如整数变换.     

On the design and realization of a class of uniform single rate FIR DFT filter banks

In this paper we present a computationally efficient realization of single rate uniform FIR filter banks for audio and spectral analysis applications. The channel filters in the analysis bank are represented as modulated versions of a prototype narrowband lowpass FIR filter. Using the IFIR filter design technique [23], [24], this prototype lowpass filter can be designed very efficiently as a cascade of two subfilters. The IFIR filter design is extended for the two-branch realization of uniform filter banks with overlapping channels. A generalized structure is presented which can be used for bothodd andeven stacking arrangements of the channels. The shaping filter structures for the two branches are realized from a single delay line and a single set of filter coefficients, thus conserving the total number of multipliers and delays in the overall realization. The postfilter structure, in conjunction with the Generalized DFT matrices, performs the channel selection. The Generalized DFT matrices are used to provide the necessary modulation for the postfilter coefficients so that the appropriate passbands are selected for each channel of the analysis bank. This leads to a polyphase network realization of the postfilter structure. We derive conditions so that the original input signal can be exactly reconstructed from the channel signals.This work was supported in part by the National Science Foundation under Grant MIP 85-08017 and in part by a University of California MICRO Grant with matching support from the Rockwell Corporation and the Intel Corporation.     

一类冗余比为2的二维DFT调制滤波器组的设计

本文构建了一类冗余比为2的二维线性相位的双原型离散傅立叶变换（DFT）调制滤波器组。利用原型滤波器的多相位分解,推导出了该滤波器组的完全重构(PR)条件。基于该PR条件,我们将滤波器组的设计归结为一个关于原型滤波器的多相位分量的无约束优化问题。由于原型滤波器是线性相位的,多相位分量之间具有一定的关系,因此我们可以简化该优化问题。仿真结果验证了滤波器组PR条件的正确性。同时,仿真表明了优化算法的有效性,设计所得的滤波器组重构误差很小、频率特性较好,基本满足实际应用的需要。