模拟开关型史密特触发器

引言史密特触发器通常由比较器加正反馈电阻构成,或是制作成专门的集成电路,主要用于信号波形的整形和电压电平的监视,是应用极为广泛的基本电路。模拟开关也是数字电路的重要组成部分,它主要用作电子开关,但采用不同的接线方式,或是和其它器件作不同组合，都可以实现不同的功能。下面就介绍用它实现史密特触发器功能的电路。基本的模拟开关型史密特触发器基本的模拟开关型史密特触发器如图1所示,它主要由模拟开关G1和电阻器R1、R2等组成。模拟开关G1是一个单刀双置开关,其0输入端接地,1输入端接电源电压E,输出端Q经电阻器R2反馈到控制端…     

带音频稳放的视音频切换开关

此装置主要用于小型电视（转播）台,它包括简易视音频切换开关和音频稳放两部分,原理见图1。１简易视音频切换开关这是一个四选一切换开关,供选择信号用,其主要电路包括以ＣＤ40174为主的切换与指示电路和以ＣＤ４０５２为主的四选一模拟开关。ＣＤ４０１７４是一片６Ｄ触发器,其中四个触发器用来接收由微动开关Ｋ;－Ｋ。送来的控制信号并给出相应的指示,另二个触发器和Ｄ－Ｄ及有关电路构成地址编码,其输出送ＣＤ４０５２之９脚和１０脚,以实现通道切换,图中Ｒ和Ｃ。构成清零电路Ｄ;－Ｄ。和Ｒ,Ｒ。,Ｃ组成时钟电路。切换过程…     

电子八音盒

此图是一个八音盒乐器的电路,它能按作曲家的要求产生音乐节奏。与商品乐器的电路相比,这是一个低成本电路。 IC1(CD4093)包含四个史密特触发器NAND(与非)门,其中三个门连接成一个无稳态多谐振荡器,产生音频频率。     

时钟低摆幅双边沿低功耗触发器的设计

传统的时钟低摆幅触发器由于工作方式和电路结构不够合理,使得电路的结点电容和开关活动性较大,增加了电路的开关功耗.本文通过改进传统的时钟低摆幅触发器的工作方式和电路结构,设计了一种新型的时钟低摆幅双边沿触发器--反馈保持型时钟低摆幅双边沿触发器(Feedback Keeper Low-swing Clock Double-edge-triggered Flip-flop-FK-LSCDFF).模拟结果表明所设计的触发器具有正确的逻辑功能,跟传统的时钟低摆幅双边沿触发器相比,降低近17%的功耗.     

光控单稳-双稳转换逻辑单元

用光电晶体管替换HEMT作为输入端,结合RTD可以构成新的光控逻辑单元,它具有光电流开关和自锁功能,该功能在实验及电路模拟中得到证实.在此基础上,若以异质结光电管(HPT)和RTD集成,可以设计和制作诸如D型触发器等不同功能的光控逻辑电路单元.     

光控单稳-双稳转换逻辑单元(英文)

用光电晶体管替换HEMT作为输入端,结合RTD可以构成新的光控逻辑单元,它具有光电流开关和自锁功能,该功能在实验及电路模拟中得到证实.在此基础上,若以异质结光电管(HPT)和RTD集成,可以设计和制作诸如D型触发器等不同功能的光控逻辑电路单元.     

光控单稳-双稳转换逻辑单元

用光电晶体管替换HEMT作为输入端,结合RTD可以构成新的光控逻辑单元,它具有光电流开关和自锁功能,该功能在实验及电路模拟中得到证实.在此基础上,若以异质结光电管(HPT)和RTD集成,可以设计和制作诸如D型触发器等不同功能的光控逻辑电路单元.     

三值低功耗多米诺JKL触发器设计及应用

通过对三值触发器和绝热多米诺电路的研究,提出一种新颖低功耗多米诺JKL触发器开关级设计方案。该方案首先利用开关—信号理论,根据三值JKL触发器真值表,推导出三值绝热多米诺JKL触发器开关级结构式;然后利用三值JKL触发器实现三值正循环门电路和三值反循环门电路的设计;最后,经Spice软件模拟证明所设计的三值绝热多米诺JKL触发器逻辑功能正确,与常规三值多米诺JKL触发器相比,能耗节省约69%。     

基于1-of-2共振隧穿数据选择器的可置位复位D触发器设计

文章以共振隧穿RT器件为主要器件,设计了上边沿触发的共振隧穿D触发器.该触发器以1-of-2共振隧穿数据选择器为核心电路,带预先置位和复位功能.此共振隧穿数据选择器电路的设计方法还能用于实现其他触发器电路,为采用基于RT器件设计触发器电路提供了一种新的并且有效简单的方法,弥补了共振隧穿电路中只能用MOBILE单元来设计时序电路的单一性,丰富了量子电路中触发器的类型.     

触发器教学中反馈概念的应用

触发器是数字电路中一个很重要的器件,也是时序逻辑电路的基本组成单元,与门电路比较触发器的特点是具有记忆功能.反馈是模拟电路中的一个重要概念,也是模拟电路中的一个重要内容.文章从反馈的角度先分析了触发器的记忆功能的实质,然后又讨论了触发器转换中反馈的作用,给出了触发器转换过程中功能的扩展是依靠反馈来实现的.     

一种新的高精度电流/频率转换电路逻辑控制方法

电流/频率转换器主要是对加速度计输出电流进行高精度测量,典型展宽复位电荷平衡式电流/频率转换器的逻辑控制方法对精度影响较大.针对典型逻辑控制方法的不足,提出了一种新的逻辑控制方法.电路积分器输出通过一级D触发器作为比较电路实现模拟数字转换输出,然后通过二级D触发器和与门形成的自锁电路产生计数器启动触发脉冲,最后通过计数器电路计数形成开关控制逻辑.新方法避免了典型方法中对积分时间的约束,减小了大电流输入和小电流输入时积分器输出波形的平均值差异,从而有效提高了电路精度.对同一个硬件电路通过编写不同的CPLD算法程序进行性能对比测试,结果表明新的方法比典型的方法使电路精度得到明显提升.     

对"一种含理想运算放大器电路的讨论"的讨论

本文指出了文献[1]中不正确的分析结果,并讨论了文献[1]产生错误的原因.在电压跟随器电路中引入了负反馈,电路能够正确工作,如果将其中的负反馈改为正反馈,电路将工作在饱和区,达不到电压跟随的目的,此时的电路实际上变成了一种史密特(Schmitt)触发器.须知,电路仿真软件的分析结果是对电路实际运行结果的一种近似,并非在所有的情况下都与实际电路结果一致.     

基于门控时钟技术的低功耗三值D型触发器设计

本文在三值D型触发器的基础上提出了一种低功耗三值门控时钟D型触发器的设计.该设计通过抑制触发器的冗余触发来降低功耗,PSPICE模拟验证了该触发器具有正确的逻辑功能.与三值D触发器相比,该触发器在输入信号开关活动性较低的情况下具有更低的功耗.同时该电路结构可以推广到基值更高的低功耗多值触发器的设计中.     

数字频率计的设计与实现

数字频率计属于时序电路,它主要由具有记忆功能的触发器构成.数字频率计是一种基本的仪器,本论文介绍了一种数字频率计的设计原理,并用十进制数字显示,它具有精度高,测量迅速,读数方便等优点.本文设计了实现的简单易制的数字频率计,主要由分频器、整形电路、控制电路、延时电路、计数译码及显示电路构成.     

D触发器的特殊应用电路

D触发器的常规使用一般是作二分频器、计数器或移位寄存器等.然而,只要对D触发器的外围电路稍作改进,就可使它用作自激多谐振荡器、单稳态触发器等各种特殊电路.本文就用CMOS双D触发器C043组成的几种特殊电路作一介绍. 一、占空比可调的自激多谐振荡器用CO拐可组成具有启停控制功能且占空比可调     

功能完善的新型PFC驱动器-MC34262

本刊今年初曾介绍MC33260PFC驱动IC的功能及其应用,在此之后摩托罗拉又开发了新一代功能更完善的PFC驱动控制器-MC34262。其突出特点是它激驱动信号源由产生连续驱动脉冲的振荡器改为由逻辑电路控制的可复位触发器。触发器所需触发脉冲由市电整流后脉动电压纹波分频提供,触发器的触发受逻辑电路控制。根据误差比较器,过流检测比较器,脉冲过零检测电路提供的信息逻辑电路可确定输出驱动脉冲的占空比,以稳定输出电压或根据过流检测信息以减小脉冲占空比的方式保护开关管。为了防止脉冲升压电感研通未复位形成大电流对开关管的冲击,内部增设磁通复位检测电路,过零检测     

带CPLD新型通用数字触发器的设计

针对模拟触发器和基于微机控制的数字触发器存在的不足.提出了一种以复杂可编程逻辑器件(CPLD)和锁相环技术为核心的新型通用数字触发器,对其硬件电路和软件设计进行了详细分析.最后通过实验验证了该触发器的有效性和可行性.另外,由于CPLD具有在线多次编程功能,因此该触发器不必改变外围电路,只需在线修改软件程序,适用于各种晶闸管触发装置中.该触发器不仅控制精度高,调式方便,而且应用灵活,成本低廉,可以满足不同类型触发电路的要求.     

手把手教你学CPLD、FPGA设计(十三) 触发器的设计实验

<正> 前面介绍的组合逻辑电路,其任意时刻产生的输出仅与当时的输入有关,它没有记忆功能。而触发器是一种具有记忆功能的电路,在任意时刻产生的输出不仅与当时的输入有关,而且还与过去的输入有关。1.RS触发器1).RS触发器简介图1为RS触发器电路框图,输入端为R、S、CLK,输出端为Q、QB,其中时钟CLK为输入门控信号,只有CLK信号到来时,输入信号R、S才能进入触发器。依CLK信号的触发方式不同,RS触发器可分为上升沿触发和下降沿触发两种。图1为上升沿触发的RS触发器。RS触发器真值表如表1所示。     

一种1.8 V低功耗2 GHz预分频电路的设计

描述了一个应用于高集成度2 GHz频率综合器的预分频电路的设计,预分频电路中D触发器采用了源极耦合逻辑电路结构,可以提高电路工作频率,同时有效减小开关噪声和电路功耗.预分频电路采用TSMC 0.25 μm IPSM CMOS工艺实现,Spectre仿真表明,在1.8 V的电源电压下,经过优化的预分频电路能够在各种工艺条件和温度下正常工作,整体功耗为6.2 mw(单个D触发器功耗仅为1.8 mW),满足手持设备的要求.     

一种可逆有限状态机的电路设计

不同以往通过重构电路行为实现可逆有限状态机方法,本文提出了一种可逆有限状态机的电路结构.该电路主要包括次态与输出计算电路以及状态预置与采样锁存电路两部分,且提出的可逆有限状态机电路中不存在独立的可逆触发器,但可以实现可逆JK,D,T等触发器功能.同时,文中也提出了基于该可逆有限状态机电路的可逆时序电路综合方法,并用实例进行了验证.相比于基于行为重构的可逆有限状态机的综合方法,本文提出的综合方法可以避免原始状态机的逆状态机的求解和增加额外的信号位,从而使得综合过程变得更加简单.