自适应滤波算法研究与DSP实现

自适应滤波算法是自适应滤波器实现过程中较为重要的环节,数字信号处理器的出现为数字信号处理算法的实现和大规模数据的实时处理提供了可能。通过对自适应最小均方算法(LMS)及其各种改进算法的Matlab仿真,进行分析及归纳比较,得出结论,并在此基础上,提出算法的优化方案,以DSP为平台,用汇编语言对自适应算法进行了描述,最终以DSP为平台完成了自适应滤波器的设计。     

基于CCS环境和MATLAB仿真的FIR数字滤波器实现

在DSP芯片上实现数字滤波器算法的传统做法是用汇编语言编写软件来实现的。但是汇编语言的编程效率较低,程序的可读性差。本文主要研究采用MATLAB Link for CCS开发工具如何从MATLAB文件中直接生成DSP的可执行代码,如何从项层的系统仿真达到底层芯片算法的实现。此法构造的滤波器系统模型是多层次的并且可以重新被使用,从而大大地缩短了算法的开发周期。     

一种基于先行DLMS的自适应滤波器的FPGA实现

本文阐述了自适应滤波器的基本原理,给出了先行DLMS算法的计算公式,该算法相对于DLMS而言只在系数更新计算路径上引入一个延迟,自适应滤波器仍能保持收敛,并在MATLAB平台上验证该算法在阶数小的自适应滤波器设计中的可行性。针对现今对高速数字信号处理的要求,提出了一种自适应滤波器的FPGA实现方法,在先行DLMS的基础上,加入流水线结构,采用VerilogHDL硬件描述语言编写底层代码,设计了一个两阶的自适应滤波器。最后在QuartusⅡ中进行仿真和时序分析,该设计可以显著地提高运算速率。     

雷达双频信号提取自适应滤波器的设计

文章介绍了一种数字信号处理器 (DSP)程控自适应滤波器的设计 ,并将它应用于汽车防撞雷达有用双频信号提取的实例中     

TMS320VC5402系统的Flash存储器并行自举与实现

在一些脱机运行的数字信号处理器(DSP)系统中,用户代码需要在加电后自动装载运行闪速(Flash)存储器并行自举是DSP入门套件(DSK)脱机工作的首选方法.通过基于DSK这种为开发人员提供的低价格、独立的开发平台,以实现TMS320VC5402系统的Flash存储器并行自举为目的,分析了Flash存储器的读写操作、DSP的自举等相关原理,设计了两套基于不同DSP工作模式的Flash存储器自举方法,编写了完整的DSP程序,成功实现了两种自举方法,并以此为基础设计且实现了一套完整的基于Flash存储器的DSP并行自举引导系统,最后通过对一个简单实例的测试验证了该自举系统的可行性与有效性.     

基于可重构FPGA技术的自适应FIR滤波器的实现

有限冲激响应(FIR)滤波器设计遇到的难题是滤波要进行大量乘法运算,即使是在全定制的专用集成电路中也会导致过大的面积与功耗.对于用硬件实现系数是常量的专用滤波器,可以通过分解系数变为应用加、减和移位而实现乘法.FIR滤波器的复杂性主要由用于系数乘法的加法器/减法器的数量决定.而对于自适应FIR滤波器,大多数场合下可用数字信号处理器(DSP)或CPU通过软件编程的方法来实现,但是对于要求高速运算的场合,VLSI实现是很好的选择.基于这一考虑,可以用符号数的正则表示(CSD)码表示系数, 再利用可重构现场可编程门阵列(FPGA)技术实现.可重构结构的应用,能保证系统的其余部分同时处于运行状态时实现FIR滤波器系数的更新.文中利用CSD码和可重构思想,提出了用FPGA实现自适应FIR滤波器的一种方案.     

VoIP电话中的回声消除算法

声学回声是降低VoIP通话通信质量的重要问题之一,自适应回声抵消是抑制回声的最有效方法之一,其采用自适应滤波器评估回声路径。常用的NLMS(Normalized Least Mean Square)算法计算复杂度高,实用性差,本文利用FFT技术,实现了NLMS频域快速算法FDNLMS(Frequency Domain Normalized Least Mean Square),将自适应更新变换到频域,逐块进行累加更新,保证收敛性能的同时,极大的降低了运算复杂度。实验表明,在滤波器系数为1024阶时,FDNLMS算法的处理速度比NLMS快12倍。     

用DSP56001实现1024点基2位反转算法FFT

随着数字信号处理技术的发展,开发应用高速DSP处理器芯片进一步提高运算处理速度是主要的发展方向。介绍了用DSP56001数字信号处理器芯片以及位反转算法实现24位定点字长1024点基2DITFFT的技术细节,经实测可在5.6ms内完成,这一处理速度在同类DSP处理器中是令人瞩目的。     

基于DSP Builder的数字滤波器设计与实现

现场可编程门阵列（FPGA）器件广泛用于数字信号处理领域,而使用VHDL或VerilogHDL语言进行设计比较复杂。提出一种采用FDATOOL工具和DSP Builder实现FIR滤波器的设计方案,按照MATLAB/Simulink/DSP Builder/QuartusII设计流程,使用FDATOOL工具可以实时调整滤波器的参数,采用DSP Builder设计了一个16阶FIR低通滤波器模型,并完成了仿真与验证,将模型转换生成VHDL代码,实现了基于FPGA的数字滤波器的设计。结果表明,该方法简单易行,易修改与移植,可满足设计要求,它验证了采用DSP Builder实现数字滤波器设计的独特优势。     

一种ARM+DSP架构的小型无人机飞行控制平台软件设计

为了提高小型无人机飞控计算机的处理速度和解算精度,提出了ARM+DSP的解决方案。ARM作为主处理器负责任务管理和数据采集,DSP作为从处理器负责数据处理,两处理器通过双端口RAM进行数据交换。本设计实现了双处理器协同工作飞控软件设计,移植了嵌入式ARM-Linux系统,完成了A/D、双端口RAM等底层驱动及应用,具有可靠性高、便于维护和功能扩展的特点。     

平稳环境下LMS算法优化分析及其FPGA实现

高速自适应滤波器的设计及其现场可编程门阵列（FPGA）实现一直是信号处理领域研究的热点。普通最小均方误差算法（LMS）自适应滤波器运行速度受到计算滤波输出和系数更新时间限制,制约了其信号处理的速度。对于平稳环境,通过对自适应滤波器系数更新方程进行前瞻和松弛近似,对LMS自适应算法进行了优化分析,得到了一种改进的LMS自适应滤波器结构。利用DSP Builder工具建立了四阶改进结构的LMS自适应滤波器模型并进行了一系列的仿真,结合多种电子设计自动化（EDA）工具,最终在EP2C35型FPGA上得到了最高响应速度60.07 MHz的高速自适应滤波器。结果表明,改进的LMS自适应滤波器速度较一般结构滤波器快,但耗费了较多逻辑资源。     

一种改进的NLMS自适应滤波器的FPGA实现

针对当前广泛应用的自适应滤波器,提出了一种改进的变步长NLMS自适应算法,在不增加计算复杂度的条件下获得了更好的收敛速度。在硬件实现过程中,利用FPGA并行处理的特点,采用自上而下的设计方法和流水线设计技术,获得了较好的滤波效果和较快的处理速度,完全满足自适应信号处理领域中实时性的要求。     

基于DSP6713实现的IIR格型A适应滤波器

区别于普通的FIR,IIR滤波器,为了使滤波器能够按照某种准则自动且较快地达到最佳滤波效果,采用了LMS自适应算法和格型滤波结构相结合的方法。它利用DSP技术在TMS320C6713开发板上构建了验证该音频信号处理算法的硬件平台,并在集成开发环境CCS通过DSP的软件编程完成其工程实现。实验结果表明,该滤波器计算复杂度低,实现速度快,具有良好的实时性和滤波效果。     

A new method for efficient convolution in frequency domain bynonuniform partitioning for adaptive filtering

By using block processing, partitioning, and fast Fourier transforms (FFTs), large filters perform efficiently in the frequency domain. For small processing delay the complexity can still be too large for implementation on a digital signal processor (DSP). A solution is to partition the filter into unequal-length subfilters. Application in adaptive filtering yields the nonuniform partitioned block frequency domain adaptive filter (NU-PBFDAF)     

Blind adaptive receiver for uplink multiuser massive MIMO systems

Herein, we consider uplink multiuser massive multiple‐input multiple‐output systems when multiple users transmit information symbols to a base station (BS) by applying simple space‐time block coding (STBC). At the BS receiver, two detection filters for each user are used to detect the STBC information symbols. One of these filters is for odd‐indexed symbols and the other for even‐indexed symbols. Using constrained output variance metric minimization, we first derive a special relation between the closed‐form optimal solutions for the two detection filters. Then, using the derived special relation, we propose a new blind adaptive algorithm for implementing the minimum output variance‐based optimal filters. In the proposed adaptive algorithm, filter weight vectors are updated only in the region satisfying the special relation. Through a theoretical analysis of the convergence speed and a computer simulation, we demonstrate that the proposed scheme exhibits faster convergence speed and lower steady‐state bit error rate than the conventional scheme.     

基于DSP5509A的自适应系统识别的实现

在数字信号处理中,自适应系统识别是处理一些未知系统的重要方法。文中在论述自适应滤波器的基本原理和LMS算法的基础上,阐述了自适应系统识别的实现原理。然后在DSP的集成开发环境下设计一个随机白噪声信号发生器,用来产生自适应滤波器和未知系统所需的测试数据。最后采用FIR滤波器作为待识别的未知系统,并利用TI公司的DSP TMS320VC5509A芯片实现了自适应系统识别。实验结果表明,该方法实现比较简单,且能达到信号处理的高精度和高效性。     

A Modular Design of LMS Adaptive Filter Based on FPGA

针对LMS自适应滤波器在FPGA上实现结构灵活性的问题,提出了一种模块化设计方法。根据LMS算法结构特点,结合FPGA硬件语言特点进行模块化设计,分别阐述了各模块设计结构,对模块进行并行调用与综合。对模块化设计的自适应滤波器与纯串行及纯并行设计的自适应滤波器所占用的资源以及处理速率进行比较,8个并行模块结构比全串行结构处理速率快了近7.6倍,硬件资源占用比全并行结构减少了近50%;结果说明模块化LMS自适应滤波器设计具有更加灵活的结构特点。     

Processing performance of two Kalman filter algorithms with aDSP32C by using assembly and C languages

Two Kalman filter algorithms are implemented with a DSP32C processor. These two Kalman filters use conventional matrix operation and U-D factorization algorithms, respectively. The real-time processing performance of each algorithm is evaluated in terms of throughput, program and data memory sizes. Both DSP32C assembly and high-level C language programs of these two algorithms are developed (a total of four programs) for evaluating the coding efficiency. It is observed that both algorithms can be more efficiently programmed by using assembly language, a matrix-based algorithm enjoys its simple and regular operations so that less program memory is required in both assembly and in C languages, the U-D factorization algorithm involves fewer multiply-accumulate operations and provides a fast throughput in C language only, and the advantage of less multiply-accumulate operations in U-D factorization algorithm no longer exists in assembly language when the number of states of a Kalman filter is large     

DSP-PML algorithm for open region DNG meta-material FDTD simulations

The digital signal processing (DSP) algorithms developed for digital filters and the perfectly matched layer (PML) formulations are incorporated with the finite difference time domain (FDTD) method to model open region double-negative (DNG) meta-material electromagnetic problems. In the proposed approach, the dielectric parameters of each FDTD unit cell are interpreted as an infinite impulse response digital filter which can be implemented efficiently using the transpose direct form II. A numerical example carried out in a two-dimensional domain is included to show the validity of the proposed formulation.     

Active cancellation of acoustic noise using a self-tuned filter

In an increasingly noisy society, methods of reducing noise are becoming more important. This work proposes an analog electroacoustic circuit for active control of narrow-band low-frequency acoustic noise using adaptive filtering techniques. The circuit aims at producing antinoise, which is acoustically added to the disturbing noise to produce an error signal that is fed back to the circuit. The proposed circuit is a modified Kerwin-Huelsman-Newcomb biquad filter that tunes itself to the incoming noise frequency using the zero tuning techniques. The circuit was implemented on a printed circuit board and it was successful in reducing noise by 15-20 dB in open space. Active noise control specifically for narrow-band noise cancellation using adaptive analog filters seems to be a better solution than its digital signal processing counterpart in speed, cost, and robustness.