混合信号马达控制片上系统的设计

混合信号IC技术使设计工程师能把复杂的、多IC设计简化为一个片上系统(SOC-System-on-a-Chip)。如此高度集成的单片器件比用分离的IC成本低、功耗低、占据面积小。     

片上网络:新一代的片上系统结构

片上系统是使用共享或专用总线作为芯片的通信资源.由于这些总线具有一定的限制,因此扩展性较差,不能满足发展需求.在这种情况下,目前的片内互连结构将成为多核芯片的发展瓶颈.文章介绍了一种新型的片上体系结构(片上网络)来解决未来片上系统中总线所带来的不足.片上网络作为一种新的片上体系结构,可以解决片上系统设计中所带来的各种挑...     

一种片上互连网络的参数化蝶形网络拓扑结构的方法

本文实现了一种片上互连网络的参数化蝶形拓扑结构的生成方式。蝶形网络拓扑结构的电路实现上,相比较全连接网络具有一定时序优势。通过对网络具体的研究,本文实现了8输入8输出、16输入16输出和32输入32输出的蝶形网络等任意2的幂次方输入的蝶形网络的参数化结构。提出了一种新的参数化蝶形网络拓扑结构。     

面向未来移动通信终端的片上网络设计

随着通信技术和集成电路技术的飞速发展,功能越来越强的移动通信终端产品层出不穷。未来移动通信终端不仅要支持更高的数据传输速率,而且要融合更多的功能,同时还要支持多协议以实现无缝接入。这些特征要求使得未来移动通信终端片上系统需要集成更多的IP核,同时对IP核之间的通信协作效率要求更高。当前片上系统广泛使用的总线结构已经无法满足未来移动通信终端的上述要求,取而代之的将是片上网络结构。片上网络具有较好的可扩展性、灵活性、以及可重用性,并且可以在IP核数目增加时保持良好的性能。本文重点介绍了面向未来移动通信终端片上网络设计的几个关键技术,包括设计目标和约束条件、拓扑结构、布局、仿真等。根据这些关键技术,本文总结了面向未来移动通信终端的片上网络设计流程,详细阐述了各关键技术之间的相互关系,最后用一个例子来对该设计流程进行具体说明。     

基于GA-MMAS算法的片上网络低能耗映射

针对片上网络的低能耗IP映射问题,提出了一种基于该混合算法的映射算法———GA-MMAS算法.该算法首先利用优先映射通讯量大的核的方法代替启发因子来确定启发信息,以改善最大最小蚁群算法（MMAS）的最优解,然后将MMAS与GA结合,利用GA的快速性得到MMAS初始信息素,来弥补MMAS的前期信息素匮乏的缺点,提高了最优解的精确性,从而得到通信能耗更低的映射结果.实验表明,该映射算法与初始映射相比,能耗可以节省36%～60%,与已有的GA,AS和MMAS相比分别能节省3%～25%,10%～30%和3%～30%的能耗.     

片上网络GALS接口设计

本文提出了一种基于握手协议的GALS接口设计方法。该接口采用异步FIFO作为输入缓冲区,有效降低了数据传输延迟;采用环形缓冲的概念来管理缓冲区,使接口具有了可扩展性。FPGA验证结果表明,该接口保证了适配单元与网络路由之间完成准确的异步传输,4通道的接口共占用了405个ALUT（Adaptive Look-Up Table）和支持211 MHz的时钟频率。     

一种用于片上网络的异步共享 FIFO设计

针对片上网络（NoC）,本文提出一种能被多个输入端口共享的新型异步FIFO结构。与传统 FIFO结构相比,共享FIFO能提高片上网络FIFO单元的利用率。实验结果表明,采用共享FIFO结构片上网络吞吐量和平均延时较传统FIFO结构片上网络有着明显改善。     

片上网络的功耗研究

随着芯片上晶体管数量发展到10亿数量级,功耗逐渐成为芯片设计的首要制约因素。本文分别从CMOS电路和网络通讯两个层面上来分析片上网络(NoC)的功耗,并给出了相应的功耗模型。利用不同的功耗模型,从物理方法、软件方法、网络拓扑三个方面来研究NoC的功耗设计问题。     

片上网络交换机制的研究

随着半导体技术进入超深亚微米时代,人们已经可以将越来越多的器件集成到单一芯片上来。运用传统的片上总线结构进行通信将面临诸多问题,如可扩展性差、定时困难和无法提供并行通信能力等,所以要运用片上网络来满足片上通信的带宽和能耗要求。本文研究了片上网络中的一项关键技术——交换机制。交换机制定义了消息在网络中交换的方式,并规定了沿输出端口将消息转发出去的时机。文章对片上网络中常用的电路交换、分组交换、虫孔交换和虚切通交换等进行了分析,并从能耗、面积、时延以及吞吐等性能方面进行了对比,给出了有益于片上网络沿用的结论。     

低功耗优先的片上网络映射优化方法

在分析片上网络通讯功耗与通讯流量的关系模型的基础上,针对片上网络设计中的映射问题,提出了一种新的降低通讯功耗的映射方法,该方法首先对映射过程做预处理,划分成若干候选图,将通讯量大的IP核映射到与其他资源节点距离较短的位置上,利用预处理的结果产生初始解,结合流量估算技术对映射空间动态搜索,从而实现将通讯任务图中的IP核映射到NoC结构图的资源节点上.实验结果表明该方法能有效地降低NoC的通讯流量,从而更加适合求解片上网络的低功耗映射问题.     

片上网络路由器的交叉开关设计实现

交叉开关是片上网络路由器的关键部分。交叉开关的设计可以采用三态触发器或多路复用器实现。本文针对几种不同形式的交叉开关实现方案,比较了其面积和功耗的开销,同时设计了基于iSLIP算法的交叉开关调度机制。通过基本逻辑门搭建的多路复用器实现的交叉开关相比于采用三态门实现的交叉开关,在功耗、面积上有较大优势。采用iSLIP算法实现的片上网络交叉开关,具有最高的工作频率上限。     

基于Verilog HDL的并行序列检测器设计

Verilog HDL是目前世界上应用最广泛硬件描述语言之一,它的最大优点是设计与工艺分离,设计者在电路设计时可以不必过多考虑工艺实现的具体细节,只需根据系统设计要求,实加不同约束条件,即可设计出实际电路。本文应用Verilog HDL硬件描述语言设计并行序列检测器,当输入并行序列连续出现"10010"时输出高电平,并与常见的序列检测器设计方法比较,设计算法完善,包括所有出现的状态,应用Modelsim se6.5 进行功能仿真验证,经过仿真验证,设计正确。     

U盘SoC的设计与实现

设计和实现了U盘SoC。本系统包括USB CORE和已验证过的CPU核、Nandflash、UDC_Control等模块,模块间通过总线进行通信。其中USB CORE为本文设计的重点,用Verilog HDL语言实现,同时并为此设计搭建了功能完备的Modelsim仿真环境,进行了仿真验证。     

异步式逻辑保障片上网络传输可靠性的研究

随着Si技术的持续发展,片上系统(SoC)的规模和复杂度的增长给传统的片上互连,如总线结构,带来了前所未有的挑战。片上网络[1-2]是片上系统的一种新设计方法,是目前公认应对这种挑战较为有效的解决方案。半导体工艺进入深亚微米时代后,片上网络的可靠性也越来越成为人们关注的问题。将在研究如何应用异步式逻辑保障片上网络互连数据传输的可靠性和服务质量,提出了一个异步式片上网络的架构。通过实验证明,异步式逻辑将极大提高集成电路在应对电源不稳定性、导线间串扰、电磁干扰(EMI)、时钟偏斜和软错误方面的可靠性。采用全局异步局部同步的时钟机制,该方法带来了一种全新的片上通信方法,显著改善了传统总线式系统的性能。     

基于包交换技术的可重构片上网络混合路由器设计

在非密集计算任务下,分布式路由片上网络表现出良好的性能.然而当片上网络布局密度接近1时,受算法制约,高链路拥塞率会严重降低分布式路由网络执行大批量数据传输任务的性能.考虑到片上网络需传输数据的密集/非密集特征,由此设计集成有可定向传输事务的混合式路由,通过配置路由节点分配两种路由策略的权限,在片上网络中构建点对点高权限专用数据链路,避免分布式路由自寻链路带来网络长时拥塞、事务处理迟延问题,保证事务并行度,提高网络节点挂载计算核布局的容忍度.同时论文在8×8Mesh结构下对集成有混合路由网络性能进行了测试,结果表明采用混合路由有效提高了传输带宽和链路成功率等网络性能指标.     

应用于片上网络的BCH码的设计与实现

本文对差错控制编码技术在片上网络(NoC)中的应用进行了研究。通过对三种纠错码在纠错能力、码率、面积和功耗等方面的折中,本文设计实现了适用于片上网络通信的BCH码,并给出了仿真结果。最后将BCH码应用在Hermes NoC平台上,成功地实现了一个基于BCH码的交换—交换的NoC差错控制系统。