一种用于多位△-∑数据转换器的动态器件匹配技术电路

分析了两种应用于多位△-∑数据转换器的匹配技术及它们存在的问题，在此基础上分析和设计了一种动态匹配的结构和具体电路．该结构和电路克服前面两种匹配技术存在的问题，使每一个单元DAC用到次数一样，从而使DAC之间的匹配误差调制到高频，同时根据这种结构设计出一种简单的电路。只有一个寄存器和没有输出信号的反馈。最后给出了相应的仿真结果。     

用于过采样Σ-ΔA/D转换器的Σ-Δ调制器

分析并讨论了过采样 Σ- Δ A/D转换器中一阶、二阶及高阶级联结构的 Σ- Δ调制器的性能特点 ,并编写 C语言程序进行行为级仿真 ,用 PSpice进行电路级仿真 ,利用 MATLAB工具对其结果进行分析。结果表明 ,Σ-Δ调制器具有噪声整形特性 ,可以提高基带内的信噪比 ,且三阶级联结构中 1 - 1 - 1结构性能最优。Σ- Δ调制器与过采样技术相结合可构成高精度、低成本的 A/D转换器。     

Σ-Δ模拟/数字转换器综述

Σ-ΔA/D转换器是利用速度换取精度的高精度模拟/数字转换器。文章分析了Σ-ΔA/D转换器的产生、组成和优势,重点介绍了Σ-Δ调制器结构及其性能指标,简要介绍了数字抽取滤波器。对Σ-ΔA/D转换器国内外发展状况进行了全面的分析。在此基础上,论述了Σ-ΔA/D转换器未来的发展趋势。     

一种高速高精度Σ-Δ调制器的设计

采用多位D/A转换器是Σ-Δ调制器实现高速高精度的主要手段,然而,多位D/A转换器引入非线性却是影响Σ-Δ调制器信噪比的主要因素.讨论了一种具有单位信号传递函数、动态元件匹配实现多位D/A 转换器并对其引入的非线性噪声压缩整形(NSDEM)的Σ-Δ调制器结构;在此结构上进行了Σ-Δ调制器的设计方法研究.行为仿真结果验证了该结构和设计方法的可行性.     

一个18位高性能音频Σ-Δ数模转换器

本文介绍了一个采用多比特量化的高性能音频Σ-Δ数模转换器。相对于单比特量化的Σ-Δ DAC来说,多比特量化具有调制器环路设计简单、时钟频率低、杂波小等优点;而由多比特量化引入的失配误差,可以采用DWA误差整形算法,将其转换为高频段噪声外推到信号带外,使带内的噪底降低到单比特量化的水平。为减弱数模串扰,进行了对每个模拟元件都加上保护环的创新尝试。采用上述技术在0.18μm混合信号CMOS工艺上实现了一个18位DAC,芯片面积1.86 mm2。测试结果表明,数模转换器的信噪失真比(SNDR)和动态范围（DR）分别达到88dB和96dB。     

应用于ADSL的多位Σ-Δ数/模转换器的设计

提出了一种应用于ADSL数据传输的多位电流模Σ-Δ数/模转换器(DAC)。采用多位Σ-Δ调制器,可以在低过采样率和低调制器阶数下设计出高性能的调制器。通过采用动态元素匹配(DEM)技术,降低了由于电流模DAC(SteeringDAC)电路中电流源单元的不匹配带来的噪声,进一步改善了输出信号的信噪比。     

AD7706Σ-ΔA/D转换器在动态心电信号测量中的应用

AD7706 16位Σ-ΔA/D转换器,可以对具有高内阻信号源和传感器信号直接进行A/D转换。本文给出AD7706在动态心电信号测量中的应用。     

一种适用于数字音频的Δ-ΣD/A转换器

设计了一种适于数字音频应用的18位48 kHz Δ-Σ D/A转换器.其内插滤波器采用时分复用和无需乘法器的设计,降低了硬件开销.Δ-Σ调制器采用5阶单环单比特量化结构,经FPGA平台验证,可实现100 dB的带内信噪比.开关电容(SC)重建滤波器采用CSMC 0.6 μm CMOS工艺实现,核心芯片面积为1.73 mm×1.11 mm,在5 V工作电源下,其功耗小于22 mW.     

一种高性能多位量化Σ-Δ调制器的设计

实现了一种适用于信号检测的低功耗Σ-Δ调制器。调制器采用2阶3位量化器结构,并使用数据加权平均算法降低多位DAC产生的非线性。调制器采用TSMC 0.18μm混合信号CMOS工艺实现。该调制器工作于1.8V电源电压,在50kHz信号带宽和12.8MHz采样频率下,整体功耗为3mW,整体版图尺寸为1.25mm×1.15mm。后仿真结果显示,在电容随机失配5‰的情况下,该调制器可以达到91.4dB的信噪失真比(SNDR)和93.6dB的动态范围(DR)。     

Σ-Δ型A/D转换器基本原理解析

Σ-Δ型A/D转换器以其独特的优势,广泛应用于转换速率在每秒百千次以下的场景中。其核心Σ-Δ调制器虽然结构简单,但工作原理理解却不易,我们独辟蹊径,从初学者易于理解的角度切入,进行原理阐述,然后回归到实际的结构图,最后给出了Σ-Δ调制器的PSpice仿真验证,解决了初学者理解Σ-Δ型A/D转换器工作原理的难题。     

一种稳定的高阶Σ-Δ模/数转换器

文章提出了一种稳定的高阶Σ-Δ模数转换器的设计方法.结合实例,简要说明了多级数字抽取滤波器的设计, 并讨论了调制器基带内零点优化的方法.设计的Σ-Δ A/D转换器可以满足无线通信应用中大动态范围A/D转换的要求.     

一种完全前馈式单环多位Σ-Δ调制器

采用0.18 μm CMOS工艺,设计了一款可用于UHF RFID阅读器芯片接收链路的Σ-Δ调制器。该调制器采用单环3阶4位量化结构,由开关电容电路实现。在过采样率为16的情况下,调制器能够处理大于-2 dBFS的输入信号,在1.5 MHz信号带宽内,达到12位以上的有效分辨率。整个调制器在3.3 V工作电压下消耗5 mA电流。     

16位语音Δ-Σ调制器

介绍了一个应用于G.712语音编码的16位2 MHz采样率Δ-Σ调制器(SDM),利用Matlab优化调制器系数,并采用全差分开关电容共模反馈两级跨导放大器和动态比较器降低功耗.模拟结果显示:在2 MHz采样时钟下,输入4 kHz语音信号可获得101 dB信噪比输出,相当于16位精度.电路采用0.18 μm CMOS工艺实现,核心面积为340 μm × 160 μm.电路在1.8 V工作电压和2 MHz采样率下,总功耗约165.6 μW.     

一种用于音频DAC的可重构Σ-Δ调制器的设计

设计了一种适于嵌入式FPGA应用的可重构Σ-Δ调制器,并采用高效的流水线结构实现,它能够被设置为3阶或5阶,可支持不同字长(16-/18-/20-/24-位)PCM数据的满幅输入。通过Matlab仿真,针对16位、44.1 kHz、过采样率为128的输入信号,工作在三阶情况下的调制器可以获得超过100 dB的信噪比(SNR);而在输入为24位1、92 kHz、过采样率为32时,工作在5阶情况下的调制器的信噪比(SNR)超过了150 dB,很好地抑制了通带内的噪声。     

一种低电压工作的高速开关电流Σ-Δ调制器

基于作者先前提出的时钟馈通补偿方式的开关电流存储单元及全差分总体结构,本文设计了一种二阶开关电流Σ-Δ调制器.工作中采用TSMC 0.35μm CMOS数字电路工艺平台,在低电压工作下进行电路参数优化.实验表明,调制器在3.3V工作电压、10MHz采样频率、64倍过采样率下实现10-bit精度.与已有类似研究相比,本工作在相当的精度条件下,实现了低电压、视频速率的工作.     

一种高精度音频Σ-Δ调制器的研究

简要介绍了Σ-Δ调制器的基本原理,设计了一种适合数字音频应用的16位Σ-Δ调制器.该电路采用Chartered 0.5 μm标准CMOS工艺实现,工作电源电压为5 V,在工作频率为6.144 MHz、过采样率为128时,输入带内信噪比可达107 dB.     

用于高精度Σ-Δ数模转换的多级插值滤波器的设计技术

提出了一种用于20bit Σ-Δ数模转换器中的内插滤波器的有效实现方法，内插滤波器的过采样率为128. 该方法使用多级结构以降低滤波器系数的复杂度和有限字长效应. 同时提出了基于系数混合基分解的多相半带滤波器的无乘法器实现方法，它降低了控制逻辑的复杂程度,并大大节省了芯片面积. 芯片采用0.13μm CMOS工艺实现，整个插值滤波器面积小于0.63mm2. 整个电路系统仅用简单的硬件单元实现，且结构规整，这有利于大规模集成电路制造,并可应用于高精度数据转换电路中.     

用模拟增益级前端实现Δ-Σ转换器增益少量提升的设计方案

讨论了Δ-Σ转换器之前的模拟增益级设计时需要权衡考虑的问题。介绍了热电偶、RTD及应变计等检测器件的结构和灵敏度。并给出了采用仪表放大器INA128的电路实例。     

一种13位400 kHz 11 mW Σ-Δ模拟/数字转换器

设计了应用于低中频GSM接收机的三阶单环单比特结构Σ-Δ A/D转换器。调制器采用全差分开关电容积分器实现。仿真结果显示,在工作电压为3 V、信号带宽200 kHz、0.35μm CMOS工艺的条件下,过采样率选择为64,信号/噪声失真比(SNDR)达到85 dB,功耗不超过11mW。     

一种高精度音频Σ-Δ调制器的研究北大核心

介绍了Σ-Δ调制器的基本原理,设计了一种适合数字音频应用的16位Σ-Δ调制器。该电路采用Chartered 0.5μm标准CMOS工艺实现,工作电源电压为5V,在工作频率为6.144MHz、过采样率为128时,输入带内信噪比可达107dB。