一种GaN FET的窄脉冲激光器驱动电源系统设计

针对半导体激光器驱动电路在低纳秒级对激光光脉冲调节困难的问题,研究了一种基于GaN高速半导体器件的半导体激光器的驱动方案,可实现激光光脉冲的宽度、高重复频率的高精度调节;在设计上,利用FPGA门电路现场可编辑、低功耗等特点,基于Xilinx Zynq平台搭建前置时序产生电路,输出时序信号;设计储能电路,通过驱动氮化镓场效应晶体管(GaN FET)作为开关控制储能回路,最终实现激光光脉冲低纳秒级的精密调节;经过实验验证和分析,该驱动电路能稳定输出脉冲宽度3~200 ns可调、重复频率0~1 MHz可调、峰值功率超过70 w、上升沿时间小于5 ns的激光光脉冲信号。     

一种基于TDC的相对频差测量方法

提出了一种基于时间/数字转换器( TDC)的频率差测量方法.该方法使用延迟链和参考时钟结合的TDC直接数字量化频率差.测量系统与非线性标定模块均在现场可编程门阵列( FPGA)中实现.为了对频率差检测精度进行评估,使用振荡器作为仿真输入信号进行了实验.结果显示:所提出的测量方法对ΔF/F的测量噪声可以达到1 ×10-8/ 槡Hz.在实验结果的基础上,对测量噪声的来源进行了分析.     

编码激励超声流量测量平台

相同发射功率条件下,脉冲压缩编码激励的超声流量测量系统比传统单脉冲系统有更高的信噪比和分辨率。为研究编码参数（如,码型、码元宽度等）对其测量性能的影响,开发了基于现场可编程（逻辑）门阵列（FPGA）的编码激励超声流量测量系统。系统配置灵活,改变少数参数就可产生各种编码类型、各种带宽的二进制调相信号,还可产生不同时宽带宽积的线性调频信号,为深入研究编码激励超声流量测量系统提供了一个实验平台。     

基于单神经元PID的逻辑门电路交流电换向控制

为合理控制逻辑门电路交流电换向、维护逻辑门电路的正常运行,基于单神经元PID设计了一种逻辑门电路交流电换向控制方法.采用基于泛序测试法的诊断方法判断逻辑门电路故障类型,然后按照逻辑门电路交流电递进信号与输出结果的积分比例、微分系数的学习速率以及神经元比例系数,调节单神经元自适应PID控制器的权值,从而实现对逻辑门电路交流电换向过程的合理控制,使逻辑门电路快速恢复正常.经仿真测试可知:上述方法可实时诊断逻辑门电路故障类型,并能够在较短时间内实现交流电换向控制,从而有效保证逻辑门电路的正常、稳定运行.     

基于双原理的热流量传感器的研究

介绍了一种基于测热原理的新型流量传感器 ,它采用加热器对流体加热 ,利用薄膜温度传感器 ,通过测量流体的温度差和热脉冲上升时间 ,实现流量的测量。两种测量方法相结合使得测量范围有了较大的提高 (0 .1～ 15 0mm/s) ,响应时间缩短到了 2ms,并且 ,这种传感器对杂物不敏感。     

一种全同步数字频率测量方法的研究

在频率测量过程中,±1个计数误差通常是限制频率测量精度进一步提高的重要原因。在分析±1个计数误差产生原因的基础上,提出了一种利用被测信号、时钟基准和测量门限相位的全同步来消除计数误差的频率测量方法,给出了基于FPGA实现上述测量方法的实验原型和实验对比结果。     

基于FPGA的某型导弹点火时间测量研究

在对某型导弹控制箱的性能参数进行检测时,点火时间的测量是一项重要的检测内容;点火时间的测量实质上就是对脉冲时间间隔进行测量;在对时间间隔测量方法研究的基础上,给出了FPGA设计方案,利用了FPGA内嵌锁相环的移相功能,实现了游标法测量时间间隔,从而使测量精度有了很大的提高;用QuartusⅡ软件对系统进行了仿真,仿真结果表明,系统测量误差在7.33ns以内,满足设计要求;同时对误差产生的原因进行了分析。     

基于FPGA的脉冲宽度调制信号发生器

为了产生各种不同形式的脉冲宽度调制(PWM)信号,提出一种基于现场可编程门阵列(FPGA)的脉冲宽度调制信号发生器。采用硬件描述语言Verilog设计底层模块,并在FPGA芯片内部嵌入一个NiosII软核处理器,使用软硬件协同的工作方式产生多路PWM信号。实验结果表明,该信号发生器的频率输出范围为1 Hz~4 MHz,占空比可调范围为1%~99%,任意两路信号间的相位差范围为1°~180°,达到预期效果。     

基于电压电流微分的新型瞬态电磁流量变送器

为了降低电磁流量计的励磁功耗、减少发热、延长其使用寿命,采用瞬态励磁方案,研制了新型瞬态电磁流量变送器。通过研究励磁电流瞬态过程的信号模型,提出基于电压电流微分的瞬态测量方法,以消除时间对信号电压的影响,确定电压电流微分比值与流量之间的关系。以数字信号处理器(DSP)芯片为核心,研制新型瞬态电磁流量变送器的硬件系统,采集瞬态时的励磁电流和信号电压数据,以验证提出的处理方法;研制变送器软件,实时实现瞬态测量方法,进行水流量标定和功耗测试试验。水流量标定和功耗测试试验表明,基于瞬态测量原理的电磁流量变送器的测量准确度达到0. 5%,励磁功耗是普通电磁流量计的1/1 200,在满足测量精度的同时有效降低了励磁功耗。     

TDC-GP21电场式圆时栅传感器信号处理系统设计

针对时栅传感器信号处理系统需要高精度时间间隔测量的需要,设计了一种基于TDC-GP21芯片测量时间间隔的时栅信号处理系统.采用FPGA控制TDC芯片的高精度测量模式对整数部分时间脉冲进行计数,小数部分时间脉冲采用门电路延迟进行细测,使时间测量更为精确,从而提高了时栅位移传感器的分辨率;通过校准测量对测量结果进行补偿修正,减小了测量误差.实验结果表明:采用该系统后72对极的圆时栅在0°～360°测量范围内,传感器的原始测量精度达到±1″,分辨率为0.036″.     

Applying Genetic Parallel Programming to Synthesize Combinational Logic Circuits

Experimental results show that parallel programs can be evolved more easily than sequential programs in genetic parallel programming (GPP). GPP is a novel genetic programming paradigm which evolves parallel program solutions. With the rapid development of lookup-table-based (LUT-based) field programmable gate arrays (FPGAs), traditional circuit design and optimization techniques cannot fully exploit the LUTs in LUT-based FPGAs. Based on the GPP paradigm, we have developed a combinational logic circuit learning system, called GPP logic circuit synthesizer (GPPLCS), in which a multilogic-unit processor is used to evaluate LUT circuits. To show the effectiveness of the GPPLCS, we have performed a series of experiments to evolve combinational logic circuits with two- and four-input LUTs. In this paper, we present eleven multi-output Boolean problems and their evolved circuits. The results show that the GPPLCS can evolve more compact four-input LUT circuits than the well-known LUT-based FPGA synthesis algorithms.     

脉冲数字式超声相控阵发射系统设计

研制了基于现场可编程门阵列(FPGA)、可编程延迟线(DS1020)和脉冲集成放大电路(HV732)的8通道、高精度、脉冲数字式超声相控阵发射系统;分析了关键技术并提出了解决方案。该系统适用于中心频率为0.1~10MHz的换能器,延迟精度为1ns,根据检测的不同要求,可以分别控制各个通道的延迟时间和脉冲宽度。     

考虑多输入同时翻转的晶体管级时序分析技术

为了克服现有延时模型所遇到的困难,本文对静态时序分析中通过晶体管级电路模拟来计算门延时的方法进行了研究,该技术的关键是延时测试波形的自动生成。文中分析了多输入同时翻转对最大门延时的影响,提出了一种可以用于测试波形生成的多输入同时翻转模型。基于该模型,提出了互补CMOS电路和传输管电路延时测试波形的生成算法。将模拟计算门延时的方法与晶体管级电路的功能模型提取技术结合在一起,实现了一个晶体管级电路的静态时序分析工具-SpiceTime。实验结果表明,SpiceTime的分析结果均大于HSPICE的模拟结果,而且误差不超过2．7％。Spice-Time的分析时间与电路大小成线性关系,单个门的平均分析时间约为0．3秒。实验结果表明,如果使用单信号翻转模型,最大延时最多可以被低估4．8％。     

一种静电除尘脉冲电源及控制系统设计

针对常用的静电除尘电源在处理高比阻粉尘和超细粉尘时暴露出来的问题,设计了一种静电除尘用脉冲电源及控制系统,介绍了脉冲产生的谐振原理并给出了详细的计算公式。脉冲电源的控制系统是在DSP+FPGA联合控制的基础上,加上电源采样保护电路,确保电源的安全运行,重点设计了脉冲回路采样保护电路的脉冲一次侧过零过流电路,同时设计了一种DSP与FPGA组合控制的IGBT开关控制逻辑。     

MONITOR AND CONTROL OF DISCHARGE ENERGY DURING EDMING

A pulse energy at 100MHz is verified to be able to determine the normal and abnormal discharge during electrical discharge machining (EDMing). A band pass filter is designed to detect the energy at this frequency, and can verify which discharge pulses are normal and abnormal, respectively. A field programmable gate array (FPGA) is used to implement the discharge detection circuit, including detection of the time of ignition (T_d) and discharge high‐energy. Function analysis is used to design the proportional (P) T_d controller to allow the bounded variation of reference input and the feedback signals. Energy of about 100MHz can be maintained within a specified pulse width by regulating the position of the electrode, including a slight regulation and jump motion. The rate of erosion during the roughing and finishing of a die‐sinking EDM is confirmed to demonstrate the improvements obtained by the EDMing.     

基于FPGA的电机动态扭矩测量方法研究

为了提高光电式扭矩测量系统的灵敏度和系统的抗干扰的能力,设计了一种基于现场可编程门阵列(FPGA)和多路状态比较的扭矩测量系统,利用光电式多码道编码盘的旋转角测量功能进行扭矩测量.介绍了多码道码盘输出的多路信号的特征和状态细分的方法,并分析了扭矩测量的原理.硬件上采用FPGA来实现逻辑控制和数据的计数、锁存,简化了系统电路.并且把计数和状态信号传输到上位机进行处理显示,以便实时分析扭矩信号的振动.试验结果验证了该方案可应用于大型机械的动态扭矩测量系统.     

现场可编程器件的异步串行配置

介绍了可编程集成电路的基本知识，着重介绍了大规模现场可编程集成电路ＦＰＧＡ的编程方案，以Ａｌｔｅｒａ公司的ＦＬＥＸ８０００系列芯片为例，给出了使用单片机和微机的两种配置实例。     

Experimental verification of the effectiveness of a new circuit to mitigate single event upsets in a Xilinx Artix-7 field programmable gate array

A single event transient (SET) filtering technique for the Xilinx Artix-7 Field Programmable Gate Array (FPGA) is investigated experimentally. The technique combines AND – OR gate circuits to provide a single circuit that can dissipate SETs irrespective of whether the input state is high or low. It uses fewer resources than the widely used Triple Modular Redundancy (TMR) and significantly reduces event upsets in a FPGA.This paper presents the results of the experimental investigation, with the SET filter applied to various sequential circuit configurations, by proton beam irradiation. Their implementation and evaluation in-beam show their efficiency in eliminating SETs and single event upsets (SEU) compared to unmitigated designs.