烧结工艺对纳米SrTiO3陶瓷介电性能的影响

采用sol-gel方法制备SrTiO3陶瓷粉体,利用TG-DTA分析SrTiO3干凝胶粉的分解、化合反应,初步确定了SrTiO3陶瓷预烧和烧结温度,采用SEM研究了SrTiO3陶瓷的内部结构,重点探讨了不同烧结制度对SrTiO3陶瓷介电性能的影响.研究表明,当采用在空气气氛下以5 ℃/min的升温速率直接升温至1 000℃,保温0.5 h,再降温至750℃保温0.5 h后随炉冷却的烧结工艺,SrTiO3陶瓷纯度高,致密性好,晶粒粒径小于100 nm,且具有良好的介电性能,低频下相对介电常数高达3 000左右.     

掺杂BNT对SrTiO3陶瓷介电性能的影响

采用碳酸锶、氧化铋、二氧化钛、碳酸钠为原料,制备了SrTiO3系介质陶瓷。研究了BNT(钛酸铋钠)加入量对SrTiO3系陶瓷的εr、tgδ的影响,以及εr和tgδ随温度的变化。结果发现,室温下SrTiO3系陶瓷的εr随着BNT加入量的增加而逐渐提高,达到一定峰值后又逐渐下降,其最高可以达到4 300。     

烧结工艺对纳米SrTiO3陶瓷介电性能的影响

采用sol-gel方法制备SrTiO3陶瓷粉体,利用TG-DTA分析SrTiO3干凝胶粉的分解、化合反应,初步确定了SrTiO3陶瓷预烧和烧结温度,采用SEM研究了SrTiO3陶瓷的内部结构,重点探讨了不同烧结制度对SrTiO3陶瓷介电性能的影响。研究表明,当采用在空气气氛下以5℃／min的升温速率直接升温至1000℃,保温0．5h,再降温至750℃保温0．5h后随炉冷却的烧结工艺,SrTiO3陶瓷纯度高,致密性好,晶粒粒径小于100nm,且具有良好的介电性能,低频下相对介电常数高达3000左右。     

Ca2+掺杂对SrTiO3压敏陶瓷介电损耗的影响

采用真空碳管炉烧结SrTiO3陶瓷的方法,研究以CaCO3作为改性添加剂对SrTiO3陶瓷介电损耗的影响,并对添加剂的作用机理进行了解释。实验结果表明加入适量CaCO3能降低样品介电损耗。在1300℃的烧结温度下,未掺杂有CaCO3的SrTiO3基电容?压敏陶瓷介电损耗tan δ最低为0.4,而掺杂有CaCO3的样品介电损耗有了显著变化,当CaCO3掺杂量2 mol%时,样品介电损耗tan δ为0.312。     

钡镧钛系列高介电常数陶瓷研究

采用固相烧结法制备了BaO-La2O3-nTiO2(n=3,4,5和6,BLT)微波介质陶瓷。研究了TiO2含量以及添加Bi2O3和SrTiO3对所制BLT陶瓷的微观结构及介电性能的影响。结果表明:当n=4时,BLT陶瓷晶体结构致密。当n=5并添加Bi2O3和SrTiO3进行改性,所制BLT陶瓷的相对介电常数εr从93增大到210,介质损耗tanδ从2.5减小到1.2,电容温度系数αc向负方向移动。     

非气氛炉烧结SrTiO3基环形压敏电阻器

鉴于气氛炉设备昂贵,笔者提出用非气氛炉烧结SrTiO3基环形压敏电阻器。并研制了与之相匹配的SrTiO3基环形压敏电阻器双功能(电容–压敏)瓷料。采用电子陶瓷常规设备(箱式炉或隧道炉)与工艺技术,制备了电性能符合标准要求的SrTiO3基环形压敏电阻器产品:V10mA=3.0~30.0V,α=3~9,C=15.0~140nF。结果表明:非气氛炉烧结技术,具有成本低、易操作、效率高的优点。     

CuO掺杂Ba_(0.6)Sr_(0.4)TiO_3陶瓷的结构与性能

采用传统陶瓷制备工艺,以容差因子为依据进行CuO掺杂,制备了可在较低温度烧结成瓷的Ba_(0.6)Sr_(0.4)TiO_3(BSTO)基陶瓷.结果表明,w(CuO)=0.5%～4.0%的BSTO基陶瓷可在1 200 ℃烧结成瓷,且不会引入杂相.介电性能测试表明,在室温低频下,随CuO掺杂量的增加,BSTO陶瓷的介电常数增加,而介电损耗降低;在微波频段下,BSTO基陶瓷的介电常数和介电损耗均随CuO掺杂量的增加而增大.可调性测试表明,在1 kV/mm的直流偏压下,各BSTO基陶瓷掺杂样的可调性均大于10%,其中,试样w(CuO)=1%的可调性达到13.2%.     

受控生长方法抑制PZNT铁电薄膜中焦绿石相的形成

用液相外廷方法在LaAlO3(001)、MgO(001)、SrTiO3(001)以及SrTiO3(001)/PZT(001)衬底上制备了PZNT薄膜.结果表明在LaAlO3,(001)村底上获得的PZNT薄膜的晶粒以三维岛状自发形式生长发育,而且薄膜中有大量的焦绿石异相晶粒存在;在MgO(001)和SrTiO3(100)衬底上,晶粒为三维岛状异质外廷生长,薄膜中焦绿石异相几乎消失;在SrTiO3(001)衬底引入(100)取向的PZT种膜后,膜中晶粒生长变为二维生长,获得了完整的PZNT膜,显著改善了外延膜的质量.分析了衬底取向对紧邻层纳米尺寸范围的晶粒形成、薄膜晶粒的发育、克服薄膜中异相形成等的影响.     

低压TiO_2系压敏陶瓷的伏安特性实验分析

采用耗尽层近似理论,分析了低压TiO2系压敏陶瓷在直流偏压下的伏安特性,并对ZnO、TiO2和SrTiO3系三种压敏陶瓷的伏安特性进行了测试、分析和比较。结果表明,在晶界势垒不太高(一般为零点几电子伏)及晶界电场强度不太大(约106V/m量级)的情况下,TiO2系压敏陶瓷晶界的电子传输机制不同于ZnO系压敏陶瓷,而与SrTiO3系压敏陶瓷的导电机制相似,属于肖特基热电子发射机制。     

Au/STO/Pt三明治结构阻变存储器性质研究

采用脉冲激光沉积法(PLD)在Pt衬底(Pt/TiO2/SiO2/Si)上制备了SrTiO3(STO)薄膜,并对其表面特性,表面组成和结构进行了研究分析。在此基础上制备了具有三明治结构的Au/STO/Pt阻变器件,并测试了其I-V特性。结果显示:空间电荷限制电流(SCLC)机制对SrTiO3薄膜中氧空位的运输起了决定作用;薄膜界面缺陷对载流子的俘获与去俘获导致了SrTiO3薄膜I-V特性的产生。     

SrTiO3压敏电阻的化学蜕变

借电化学注氢的方法研究了 SrTiO_3 压敏电阻器在潮湿环境中的蜕变机理,即以 SrTiO_3 压敏电阻器的电极作为阴极在 0.01 mol/L NaOH 的溶液中进行水的电解。结果表明:该处理使其漏电流和介质损耗增加,非线性变差,丧失压敏特性。但通过一定的热处理之后,其压敏性能又可恢复。水电解产生的 H 原子向陶瓷颗粒边界扩散、化学吸附,破坏其绝缘阻挡层,造成失效。并对蜕变机理进行了探索。     

氧化工艺在一次烧成法制备SrTiO_3多功能压敏陶瓷中的作用

通过一次烧成法制备了同时具有压敏及介电特性的ＳｒＴｉＯ３，基半导体陶瓷，研究了氧化温度及氧化时间对其电性能的影响。结果表明，以ＭｎＣＯ３和ＣｕＯ为受主掺杂的试样，在１２００℃氧化１５～２０ｍｉｎ其效果最佳。     

Mn对一次烧成钛酸锶陶瓷复合功能的影响

采用一次烧成工艺制备了Ｍｎ掺杂的ＳｒＴｉＯ３电容－压敏复合功能陶瓷,采用ＳＥＭ观察了ＳｒＴｉＯ３复合功能陶瓷的微观结构,测量了不同氧化热处理温度下ＳｒＴｉＯ３陶瓷的电学特性,采用ＸＰＳ研究了ＳｒＴｉＯ３复合功能陶瓷中Ｍｎ主要以Ｍｎ＾２＋的化学状态,并分析了Ｍｎ的掺杂行为。研究结果表明：一次烧成ＳｒＴｉＯ３陶瓷达到较高的烧成致密度,Ｍｎ主要以Ｍｎ＾２＋的形式存在于晶界,氧化热处理过程Ｍｎ低价粒表面的     

SrTiO_3系多功能陶瓷一次烧成中的掺杂行为

采用一次烧成法制备了ＳｒＴｉＯ３系多功能陶瓷，测试了样品的介电性能和压敏性能，分析了施主杂质和受主杂质的掺杂行为。研究结果表明，受主杂质Ａｇ＋、Ｎｉ２＋掺杂的样品均具有优良的介电性能和压敏性能，烧结气氛对施主杂质和受主杂质的掺杂行为产生重要影响     

我国高纯TiO2的市场现状

我国高纯TiO2的主要市场在PTC热敏电阻、MLCC、半导体电容及SrTiO3基压敏电阻领域。年市场需求约6300t,其中,PTC热敏电阻约需1200t、MLCC约需5000t、半导体电容约需65t,SrTiO3基压敏电阻约需35t。高纯TiO2的国内售价,仅是日本东邦TiO2的1/3～1/2。     

SrTiO_3环形压敏电阻器

以ＳｒＴｉＯ_３为主晶相，以Ｌａ_２Ｏ_３为施主杂质，在还原气氛下烧结使其充分半导化；掺杂多种金属氧化物，通过高温氧化处理形成晶界层，研制出环形压敏电阻器。其性能优于原有的ＺｎＯ环形压敏电阻器，不仅压敏特性优良，且具有很高的电容量，是一种双功能元件。更重要的是解决了ＺｎＯ压敏电阻器固有的在焊接挂锡后电压降低严重的问题。该成果填补了国内空白，并于１９９２年通过机电部设计定型鉴定。     

电压敏电容双功能元件制备

为提高元件半导化原理并提高元件的氧气灵敏度,对以SrTiO3为基材的样品分别在强还原气体条件和大气条件下的N型电压敏、电容双功能元件和P型氧气敏感元件,分别测试了N型元件的压敏电压U1mA等电参数和P型元件在不同的温度下的阻温特性、氧敏特性,并进行了TPD测量。研究表明氧空位是在SrTiO3晶体中杂质扩散、实现半导化的重要条件,因此控制氧空位的浓度成为制备钙钛矿型半导体功能陶瓷元件的重要因素;还原气氛烧结产生的氧空位是材料实现N型半导化的重要手段;受主杂质所产生的氧空位促进了环境氧与晶格氧的交换,是材料实现P型半导化的重要手段,也提高了元件的氧气灵敏度。     

铜和碱金属影响压敏陶瓷性能的机理

从对ZnO和SrTiO3的晶体结构参数的计算出发，论述了铜和碱金属原子在这两种晶体中所处的位置。实验结果证实，同一种原子在不同的材料中可以起不同的作用。文章还讨论了这些杂质对压敏陶瓷的压敏电压、电容量、有效相对介电系数影响的机理。