一种适于作A-CDMA系统扩频码的混沌序列

提出了用分段线性化映射和不可逆变换来产生A-CDMA的混沌扩频码的理论。理论分析表明,该混沌序列具有较理想的A-CDMA扩频码性能。实验研究分析了实际应用中的有限精度效应和处理增益长度给混沌扩频码性能带来的影响,得出了混沌扩频序列的性能略比m序列好,以及符合A-CDMA要求的混沌扩频序列数多于对应的m序列扩频码数的结论,证实了这类混沌序列作为A-CDMA扩频码的可行性。     

在CRC校验中扩展缩短码的设计与性能分析

提出了扩展缩短码的概念，分析了扩展缩短码的最小距离、不可检错误概率等的性能，比较了扩展缩短码和原缩短码性能的优劣，给出了扩展缩短码的选择原则。仿真结果表明：扩展缩短码和原缩短码具有相同的规律，码长越短，性能越好；本原多项式生成的扩展缩短码的性能基本相同；本原多项式生成的扩展缩短码性能比非本原多项式生成的扩展缩短码性能好；非线性扩展缩短码的性能比线性扩展缩短码的性能好。扩展缩短码的优点在于冗余度不变，码率高，参数选择灵活。扩展缩短码已经成功地应用到通信设备中。     

扩频码序列的改进与实现

讨论了扩频序列的选择问题,分析了一种新的扩频码序列,即改进的m序列与Walsh序列的复合序列,介绍了该序列的实现方法．通过计算机大量统计分析结果可知,该序列是一种相关性能优良的扩频码．     

G（f^e）中序列的周期及平移等价类定理的证明

阐述了线性移位寄存器序列的定义及其相关概念、证明定理所需的引理，给出了定理的内容．以不可约多项式f（z）的幂链的构造为基础，给出了G（f）中序列的周期及平移等价类定理的完整证明过程．     

基于分段线性映射的混沌扩频序列设计

在异步DS-CDMA系统中,白噪声序列并非是最佳扩频序列,而具有符号交替、指数衰减部分自相关函数的扩频序列有着更为优良的性能,它相对于白噪声序列可以提高约15%的系统容量。基于上述事实,对反Baker变换和Tent映射两类分段线性映射所产生的序列的性能进行了分析,并利用具有特定分岔参数的反Baker变换和Tent映射,产生具有符号交替、指数衰减的部分自相关函数的扩频序列,并对分岔参数为2的整数次方的分段线性映射提出了一种有限精度实现方法,从而可以很好的近似实现这类混沌序列。经仿真表明由上述方法产生的序列性能明显优于白噪声序列和Gold码,更适合用作异步DS-CDMA系统的扩频码。     

基于分段线性映射的混沌扩频序列设计

在异步DS-CDMA系统中，白噪声序列并非是最佳扩频序列，而具有符号交替、指数衰减部分自相关函数的扩频序列有着更为优良的性能，它相对于白噪声序列可以提高约15％的系统容量。基于上述事实，对反Baker变换和Tent映射两类分段线性映射所产生的序列的性能进行了分析，并利用具有特定分岔参数的反Baker变换和Tent映射，产生具有符号交替、指数衰减的部分自相关函数的扩频序列，并对分岔参数为2的整数次方的分段线性映射提出了一种有限精度实现方法，从而可以很好的近似实现这类混沌序列。经仿真表明由上述方法产生的序列性能明显优于白噪声序列和Gold码，更适合用作异步DS-CDMA系统的扩频码。     

σ-LFSR极小多项式研究

σ-LFSR是一种基于字的适合软硬件实现的新型线性反馈移位寄存器。它的极小多项式系数属于F2m[σ],σ是Frobenius自同构。证明了分量序列极小多项式是同一个特征多项式的因子;得到了σ-LFSR极小多项式矩阵的第1个不变因子是序列的唯一极小生成多项式(系数在有限域F2m上);给出了一个判断向量序列是σ-LFSR的充要条件。     

一种准正交混合扩频通信算法

针对无线扩频通信频带利用率有限的问题,提出了一种准正交混合扩频通信算法及其实现方案．该算法利用扩频码码极性特点在同相支路上进行BPSK调制的直接序列扩频传输,利用扩频码码相位特点在正交支路进行M元扩频传输．系统通过同相支路扩频码提取扩频码起始位置,继而利用两支路扩频码互补特点获取载波信息．系统实现不需要额外提供同步信息,系统的扩频码码集仅由一条扩频码在限定相位区条件下通过循环移位构成．仿真结果表明该算法可有效地提高系统资源的利用率．     

MIMO雷达正交相位编码信号的代数设计方法

针对多输入多输出雷达正交相位编码波形设计中数值优化方法计算量和存储量较大、效率较低的问题,提出一种代数理论设计方法．首先利用逆归约相乘法求解产生序列族所需的多项式;然后构造以该多项式为特征多项式的线性迭代方程,并通过线性移位寄存器求解而获得序列族;最后将该序列族映射为信号码集从而完成波形设计．仿真结果表明,该方法设计的波形恒模,并且具有低的自相关峰值旁瓣电平和互相关峰值电平．与数值优化方法比较,码集序列数量大,波形产生速度快．     

用循环队列求解高次本原多项式

本原多项式是构成线性反馈移位寄存器的基础,在给定级数n情况下确定相应的多个本原连接多项式是工程应用中常遇到的问题,针对级数n较大情况下难以求解其本原多项式这一问题,先给出了求解本原多项式的一般算法,然后针对该算法在求解高次本原多项式时可能遇到的问题进行了讨论,并提出了一种用循环队列改进抽样算法的方法,最后用实例验证了抽样算法的正确性.     

基于分解的QC-BIBD-LDPC码

在分析Bose平衡不完全区组设计的基础上,对其关联矩阵进行列分解,给出了准循环低密度校验码的一种仿真实现。仿真结果表明,利用此种方法构造的LDPC码具有性能接近随机构造的最优LDPC码,并且编码简单,只需用反馈移位寄存器以线性的复杂度实现。     

对自缩序列生成器的错误攻击

通过改变线性反馈移位寄存器的内部状态对自缩生成器实施了错误攻击，通过修改控制时钟对互缩生成器进行了相移错误攻击．结果表明，对于互缩生成器，攻击者仅需实施n=max{n1，n2}次的相移延迟就可以获得密钥种子，对于自缩生成器，攻击者至多改变n次寄存器的比特值就可以获得密钥种子。     

两条序列的最短线性递归

近年来，如何把解决域上多条序列最短线性 性位寄存器综合问题的基本迭代算法（RIA）扩展到任意一个整环上，这一问题很受关注。本文解决了整环上两条序列的最短线性递归问题，并给出了递归极小多项式的方法。     

乘积序列的相关分析

给出了基于任意有限多个线性移位寄存器与一个与门逻辑构成的非线性组合器而生成的非线性乘积序列的自相关函数在整个数轴上的完整表述,给出了这种序列在一个周期内的Hamming重量的计算公式,并且指出任意l个m序列的乘积序列的自相关函数是l+1值函数,并且主峰值很高．     

VGA寄存器组的操作安全性

对VGA寄存器组的操作安全性进行了研究，提出了实现VGA寄存器的安全操作的一个接口函数．     

一种面向DSP深度压缩指令的数据竞争检测方法

针对数字信号处理器（DSP）深度压缩的指令结构不归整性，难以从指令二进制码中快速提取相关信息的问题， 提出分类检测DSP指令间数据竞争的方法.利用不同功能的指令涉及不同寄存器的特点，在分层译码电路和旁路电路辅助 下，及时检测出数据竞争，产生流水线停顿信号，准确定位出产生数据竞争的指令类型.综合结果证明在分层译码配合下 ，分类检测方法比指令全译码后作检测，速度提高了18.89％.DSP常用程序证明这种方法能有效地覆盖所有出现的数据竞 争，保证基于流水的DSP的正确计算.分类检测数据竞争法比指令中源操作数的比特域与目的操作数的比特域作比较的检 测方法更适合于采用深度压缩指令的DSP，物理实现更简单。     

SPI总线扩展PLC输入点数的设计与实现

针对PLC主模块可用输入点数少的缺点,提出采用SPI总线和移位寄存器HC165相结合扩展PLC输入点数的方法,并设计了输入扩展电路;根据SPI总线和HC165的时序特点,确定SPI的时钟模式,解决时序的配合问题,并确定输入点数的逻辑顺序;通过在UDTX端接一个上拉电阻,保证其处于高电平状态;SPI2CLK信号取反后输入...     

基于QuartusⅡ9.0的MAX192控制器设计

为了减轻微处理器频繁控制A/D转换器转换时序与读取A/D转换结果的负担,提出了串行A/D转换器MAX192的设计方法。根据MAX192多通道顺序转换时序的特点,设计出基于QuartusⅡ9.0的8通道顺序转换控制器和8通道A/D转换结果寄存器阵列。每个通道配置64个结果寄存器,可满足64点周期采样的需要。采用VHDL语言和原理图相结合的方法实现MAX192控制器,并通过了时序仿真验证。仿真结果表明：基于QuartusⅡ9.0的MAX192控制器对8个通道信号顺序转换时,每个通道的转换时间与单通道单独转换相比减少了37.5%;结果寄存器可及时存储每次转换结果,便于微处理器及时读取A/D转换结果进行后续快速数字信号处理运算,提高了数据采集系统的实时性,具有工程应用价值。     

DF-FPDLMS自适应滤波器的可测性设计与测试

基于加法器的测试生成,提出了直接实现形式的细粒度流水线延迟最小均方自适应滤波器的一种可测性设计的测试方案。在测试模式下,该设计通过滤波器组成模块的分层隔离及由寄存器转化成的扫描链提高了可测性;通过复用部分寄存器和加法器避免或最小化了额外的测试硬件开销。该方法能在真速下高效地侦测到滤波器基本组成单元内的任意固定型组合失效,且不会降低电路的原有性能。