基于FPGA和DSP实现的实时图像压缩

利用FPGA的并行分布流水特点,选用exilinx公司的50万门级芯片XCV400E,设计并实现CIF格式(352×288象素)图像实时DCT变换.该设计采用乒乓模式,只需设计一个快速算法模块(F×C^T)就解决了C×F×C^T的实现算法.当视频信号通过数字化后逐行输入FPGA,在行、场同步信号和采样时钟的控制下,每输入一组数据(8个),就进行行向量与C^T的矩阵乘运算(F×C^T),并将结果按转置方式保存,每输入一个数进行一次(1×8)×(1×8)矩阵运算,每行进行352×(1×8)×(8×8)次矩阵运算,其中44次(1×8)×(8×8)矩阵运算的结果需要按转置形式(H^T=(F×C^T)^T)存储;当输入下一组8行数据时,对该组数据进行与前述8行数据相同的矩阵运算,而对刚做完(F×C^T)运算的8行相应结果,则按正常顺序取出进行(H^T×C^T)运算,将结果按转置形式(G^T=C×H)输出.从而以实时流水的方式完成C×F×C^T运算.功能仿真、时序仿真和与TMS320C62X系统的成功对接验证了本设计及算法的正确性.     

FPGA实现DSP应用

具有系统级性能的FPGA在半导体工艺的线宽达到深亚微米后,更进一步按信号处理的要求改进器件结构和性能,不仅可实现VLSI DSP,且具有系统内可再编程的特性,还可用流水和并行处理技术按硬件实现多媒体技术和无线通信等应用对DSP提出的高要求.     

利用QDR SRAM和FPGA实现雷达动目标显示的方法

动目标显示是现代雷达重要的频域信号处理措施。本文在FPGA信号处理平台上,用QDR SRAM作为雷达多周期数据存储器件,实现了动目标处理功能。该系统可以可靠地实现对QDR SRAM的读写控制,实时地完成动目标对消等信号处理功能,在实际工程中得到了应用。     

基于FPGA的并行DSP芯片实时图像编码平台

本文提出了一种采用链路口互联技术的改进共享存储并行DSP系统，以及基于FPGA的多DSP实时图像编码平台的结构。实践证明该系统具有较好的高分辨率视频实时编解码功能。     

一种近距雷达目标检测信号处理的FPGA实现

本文在阐述某种近距雷达目标检测原理在FPGA技术发展状况的基础上，着重讨论用FPGA设计高性能的数字信号处理系统的方法，并给出一个应用实例。     

基于DSP和FPGA的多串口通信的实现

本文介绍了一种基于 DSP 和 FPGA 的多串口通信系统的设计。使用 FPGA 对 DSP 的单一中断端口进行扩展,配合异步串口收发芯片,完成了点对多点的多串口通信。     

基于DSP+FPGA框架的实时目标跟踪系统设计

随着我国武器研制水平的不断提高,高速度、高机动能力的武器装备越来越多,为了使型号武器中的目标跟踪器对于目标大尺度变化、速度快等情况有很好的鲁棒性,本文设计了一款基于DSP+FPGA的实时目标跟踪系统。针对均值漂移算法不适用于快速运动目标等限制情况使用多级金字塔进行了改进,采用背景加权的核直方图建立目标模板从而减小跟踪框中背景对于跟踪的影响,并将整个算法进行了优化以在嵌入式系统上实时实现。实验结果表明,本文设计的实时目标跟踪系统对于目标的快速运动、尺度变化以及一定程度的模糊均有很好的跟踪结果。每帧的平均处理时间为13.5ms,满足实际工程的实时性和稳定性要求。     

用DSP实现的高精度雷达目标自动检测录取系统

本文介绍了一种新的目标自动检测录取系统,它采用数字信号处理芯片(DSP)和高速现场可编程芯片(FPGA)组成硬件系统,充分利用了雷达回波信息,改善了对目标的测角精度,有效抑制了目标分裂,有着较好的工程运用价值。     

基于DSP+FPGA的多目标实时检测系统设计

根据深空背景的特点,以高性能数字信号处理器TMS320C6203为核心,结合现场可编程门阵列(Field Programmable Gate Array,FPGA)对采集的视频数字图像进行预处理和实时分割,实现了高帧频大视场实时目标检测系统。文中重点介绍了系统的硬件结构、软件流程,以及采用的目标检测算法。工程实践表明,本系统稳定可靠,可实时检测信噪比(Signal Noise Ratio,SNR)约为2.0的弱小目标。     

多目标情况下的CFAR检测

本文提出并研究在参考单元中有干扰目标时使用的三种检测器。在加权单元平均恒虚警率(WCA—CFAR)检测器中,根据干扰电平对由超前和滞后距离单元产生的均值加权。最佳权重既保持获得 CFAR 又使检测概率最大。接着研究校对平均电平检测器(CMLD),它要求准确地知道干扰目标的数目。研究 CMLD 对SwerlingⅣ目标的检测性能,并同 SwellingⅡ目标的检测性能相比较。然后,介绍广义校对平均电平检测器(GCMLD)。GCMLD 不要求事先知道干扰目标的数量并获得良好的性能。它先确定干扰目标的数量,然后删除它们对应的采样。推导删除干扰目标概率和总检测概率的精确表达式。本文还给出了 GCMLD 与近来提出的CFAR 检测器的性能比较,以证明 GCMLD 的优越性。     

基于DSP和FPGA技术的低信噪比雷达信号检测

提出一种基于DSP和FPGA技术的低信噪比情况下雷达信号检测技术的工作原理与硬件实现方法,采用数字化的处理方法处理信息,取代传统使用的模拟检测技术,并对实现的检测方法和关键算法做了详细介绍.     

基于DSP和FPGA的实时信号处理系统设计

提出了一种实时信号采集和处理系统的设计方案,该方案以高性能数字信号处理器ADSP21062为核心器件,结合大规模复杂可编程逻辑器件(FPGA)对实时信号进行采集和处理.实际的使用证明,这种设计方法可以满足采集量大,运算复杂,实时要求性很高的应用系统.     

基于DSP与FPGA的雷达捷变频设计方法

在实际应用中,捷变频雷达的信号处理机给频率综合器送去不同的频率码,使雷达发射机和接收机工作在相应的不同频点上,躲避无源和有源干扰。本文基于对捷变频雷达抗干扰基本原理的阐述,并结合ANALOGDEVICES公司的TigerSHARC20XS系列DSP芯片以及ALTERA公司的CycloneEP1C6XXX系列FPGA芯片,提出了伪随机捷变频和自适应捷变频的工程设计方法。最后通过功能仿真,说明了此种方法成功解决了传统方法中伪随机捷变频只能产生2n（1≤n≤32）长度频率码序列的问题,同时也验证了自适应捷变频设计的正确性,对雷达捷变频的工程设计具有一定的参考价值。     

基于FPGA的光谱探测实时数据处理系统研究

为实时获取战场中来袭激光、大气污染物、毒气等待测物光谱分布信息,根据傅里叶光谱变换理论,研究设计了实时数据处理系统。分析了光谱探测系统结构和工作原理,采用Xilinx公司Virtex2-Pro开发板在ISE10.1开发平台上设计了1 024点基2-FFT算法数据处理模块硬件电路,并通过了第三方仿真软件Modelsim6.3f的仿真。结果表明,FPGA实际计算1 024点基2-FFT频谱分布信息与Matlab理论计算结果相同。当芯片工作在100 MHz时,完成1 024点16位基2-FFT数据处理约需32μs,满足光谱探测实时数据处理要求。     

FPGA在机载雷达信号处理系统中的应用

介绍了一种基于大规模FPGA及高性能DSP芯片的机载雷达信号处理嵌入式系统的设计方案及设计实现。采用标准的VME总线及基于FPGA内嵌MGT的高速串行互连技术，具有实时性强、集成度高以及软硬件可编程易于系统扩展及重构的特点。     

基于FPGA的实时边缘检测系统

提出一种基于FPGA的实时边缘检测系统,运用Verilog语言实现了系统的数据采集、存储和显示.并针对目前边缘检测易受噪声影响的缺点,采用一种结合中值滤波和改进的Sobel边缘检测的图像预处理算法.通过与经典Sobel边缘检测算法处理后的图像相比较.证明所研制的系统对图像噪声干扰有较强的抑制能力,且提取的边缘定位较准确...     

基于DSP+FPGA的实时视频信号处理系统设计

实时视频信号处理的实时性和跟踪算法的复杂性是一对矛盾,为此采用DSP+FPGA的架构设计,同时满足实时性和复杂性的要求,提高了系统的整体性能。DSP作为主处理器,利用其高速的运算能力,快速有效地处理复杂的跟踪算法;FPGA作为协处理器,完成视频图像的接收、存储、预处理,使设计具有更大的灵活性。系统采用了形心跟踪和相关跟踪两种算法。实验证明,该系统可以稳定地实时跟踪运动目标。     

一种基于DSP和FPGA的雷达信号处理机设计

研究了基于多片DSP和FPGA、CPLD等可编程器件的雷达信号处理机的设计方法，在对雷达信号处理算法与体系结构的映射进行讨论的基础上，以ADSP21161和V2 FPGA以及XC9500系列CPLD为实例，介绍了信号处理机的具体设计与实现，该结构实时信号处理能力强，具有较强的通用性。     

实时图像边缘检测的设计及FPGA实现

传统Sobel算法实现边缘检测是基于静态图像,而在实时图像处理中,边缘检测存在一定的复杂度和难度,文中将FPGA应用于实时图像边缘检测系统,从而实现动态实时图像的边缘检测。通过搭建实验平台仿真验证表明,检测精度和数据处理的运算效率均有所提高。