基于FPGA的SRIO工程模块化提升设计

近年来,随着软件化雷达研制工作的推进,"三化"体系建设贯穿到各项工作节点之中.雷达信号处理目前主要采用DSP+FPGA异构处理平台,该处理平台通常采用RIO互连技术.为遵循模块化、规范化的设计要求,本文对SRIO工程进行重要改进,将RAM存储方式替代FIFO,简化SRIO工程并将其封装成用户IP,满足其在DSP+FPG...     

基于FPGA和DSP的高速图像处理系统

为了提高图像处理系统的高性能和低功耗,提出了一种基于FPGA和DSP协同作业的高速图像处理嵌入式系统,其中DSP为主处理器,负责图像处理,而FPGA为协处理器,负责系统的所有数字逻辑。整个系统中FPGA和DSP的工作之间形成流水,同时借助于单片双口RAM(CY7C025AV-15AI)完成两者的通信,比使用单片DSP建立的处理系统性能提高25%左右。该系统具有可重构性,方便其他的算法于该系统上实现。     

嵌入式计算机智能图像信息处理系统设计与实现

针对目前嵌入式智能图像处理系统中的图像数据的传输问题与多DSP、多FPGA间的并行问题,提出并设计了以DSP+FPGA为系统核心,通过TMS320C6455 DSP外设接口进行扩展的嵌入式智能图像处理系统,能够实现图像的实时采集、解析及处理功能;同时开发了基于TMS320C6455 DSP的千兆以太网数据传送接口和高速串行接口,实现了图像处理的网络化和并行化。最后对以太网的数据传输进行了测试,测试结果表明,开发的以太网数据传送接口达到了千兆以太网的要求。     

基于FPGA内部dual-RAM的多轴机器人指令存储

为了解决高精度多轴机器人控制系统中FPGA块RAM容量有限的问题, 提出了一种保存规划运动指令的方法。即：利用FPGA块RAM生成dual-RAM,通过轴选判断器选择出有效运动参数,再按轴号分别存入各dual-RAM。实验结果表明：采用该方法,直接使用FPGA内部RAM,避免了外部RAM扩展,从而精简了指令存储电路,增强了系统可移植性。该机器人系统目前已成功应用于工件上下料作业,系统运行稳定,点重复精度达0.02 mm,水平联动速度达到5.2 m/s。     

一种新结构FFT算法及其FPGA实现

本文给出了一种面向FPGA实现的新结构FFT算法,并利用FPGA器件内部丰富的逻辑单元,RAM、ROM和DSP块实现了FFT核心运算的并行化,与利用传统结构实现的FFT相比大大提高了FFT的运算速度,与用DSP实现的FFT相比速度也要快得多。     

基于DSP56311的处理控制系统

设计了一种机车自动控制系统中的处理控制单元,它基于DSP+FPGA结构的处理控制系统.采用DSP56311作为系统主要的传输、处理、存储控制器,EP1C12F256(FPGA)作为主要接口处理单元,系统通过FPGA、SAF82525、双口RAM、AD7247和其他接口芯片扩展了丰富的接口,包括2路串行通信口、DPRAM数据接口、4路模拟输出、10路PWM输出、3路定时器输出和40位并行I/O口,实现了与中央控制单元的通信、信号的实时处理和控制信号的输出.     

基于并行DSP的实时ISAR成像系统设计

介绍了一种基于并行DSP的高速实时ISAR成像系统.为实现高速实时信号处理,基于DSP+FPGA的结构和CPCI总线技术设计实现系统硬件平台,然后对ISAR实时成像算法进行分析,将其映射到硬件平台,给出了成像算法工作流程,并分析说明了DSP的优化设计,最后将该系统用于实际的雷达数字信号处理并给出了实时成像结果.试验证明,该系统发挥了DSP的优势,具有运算能力强、接口方便等特点,能够实现目标的实时ISAR成像,最高成像频率达到4帧/秒.     

基于DSP的脉冲压缩算法的并行流水实现

脉冲压缩是一种现代雷达信号处理技术,能够有效地改善单一载频信号在作用距离和距离分辨率上的矛盾。快速发展的DSP芯片为提高雷达信号处理的实时性提供了良好的硬件平台。详细介绍基于多核数字信号处理器TMS320C6678实现对LFM信号进行实时脉冲压缩的并行流水的实现方法。理论分析和实现结果表明,多核并行流水方法能获得比普通单核更好的系统实时性。     

DSP EMIF与FPGA双口RAM高速通信实现

现代电子技术的快速发展使得大量的数据需要处理与传输,为解决该问题,通过TMS320C6455的EMIF接口实现了DSP与FPGA之间的数据双向快速通信。FPGA通过EMIF接口将内部RAM中的数据传输给DSP进行处理,DSP将处理后的数据结果再通过EMIF接口传送到FPGA的片内接收模块双口RAM并进行存储。EMIF通道实现了对数据的传输,双口RAM完成了对数据的接收。实验结果表明,该设计方案能够实现数据的双向快速正确传输。     

基于DSP的数据采集和输出系统设计

利用DSP(数字信号处理器) FPGA(现场可编程门阵列)技术,研制了一种数据采集、输出系统,实现了对雷达模拟中频/视频信号的采集及输出显示,可为雷达信号处理算法的实时性及效果验证和分析提供实际数据和显示平台,已经作为实验室专用设备用于雷达信号的采集、输出显示;该系统由DSP、FPGA、双路高速A/D和D/A等构成,可对串行、并行输入的信号进行处理,处理后的信号可以以串行、并行方式输出。介绍了系统的硬件、软件结构和有关实验结果。     

边坡监测雷达快速预处理的FPGA实现

为减小边坡监测雷达系统中巨大的数据运算和传送压力，并充分利用Xilinx Kintex-7 FPGA内部富余的硬件资源，设计了针对调频连续波的地基合成孔径雷达回波数据的快速预处理系统。该系统利用FPGA的并行处理能力与流水线结构，结合Xilinx ISE14.7开发平台中AM/ROM、Divider、FFT IP核，实现了任意数量PRT信号相干积累、汉宁窗加窗滤波以及距离向压缩三项功能。经该系统处理后，在雷达回波数据到达DSP之前，雷达回波信号的信噪比得到了显著提高,距离向旁瓣得到了有效抑制，同时雷达系统的实时处理能力得到了极大的提升。     

一种基于FPGA+DSP的处理机硬件架构

为了解决在实时处理中多数合成孔径雷达(SAR)算法存在的运算量大、耗时长等问题,提出基于多核数字信号处理器(DSP)以及串行高速互联接口(SRIO)的一种新硬件解决方法。主要讨论了现场可编程门阵列(FPGA)+DSP架构下采用多核DSP和SRIO实现SAR算法的主要流程,并在多核DSP中使用流水线技术优化快速傅里叶变换(FFT)算法。通过使用多核DSP和流水线技术以及SRIO技术,使数据运算、传输速率更快,达到缩短运算时间的目的。     

基于FPGA和DSP的高速数据采集系统的设计

数据采集与处理系统的设计是现代信号处理系统的基础,被广泛应用于雷达、通信、图像处理、遥感遥测等领域。在对WCDMA数字基带接收机的设计中,提出了一种基于FPGA和DSP的高速数据采集方案。该方案将A/D采样的数据送往FPGA,经过FPGA预处理后送到DSP,最终通过CPCI接口送到主控台。详细介绍了设计思想、具体的硬件连接以及FPGA设计的仿真结果。     

一种雷达通用信号处理系统的实现与应用

鉴于FPGA和DSP各自的优势,FPGA+DSP信号处理架构,已成为信号处理系统的常用结构.但目前此结构处理平台功能固定、通用性差,或对平台的介绍缺乏具体实现.文中针对以上两点提出一种通用信号处理系统,该系统不仅将两种处理器的优点集于一身,并且具有很强的通用性,可以应用于不同的雷达系统.最后分别列举了该系统在连续波雷达...     

基于FPGA的光纤光斑中心定位算法研究

为了解决传统数字图像处理算法中数据运算量大、复杂度高、耗时长的问题,提出一种基于可编程门阵列（FPGA）光纤光斑中心定位的方法。采用数字信号处理系统,利用开发工具（DSP builder）,设计了光斑图像预处理算法和边缘检测算法,用最小二乘法拟合光斑边界,采用流水线设计,增强了数据处理的并行能力,提高了处理速度。在Cyclone V平台上进行理论分析和实验验证,取得了光斑图像边界、中心坐标数据。结果表明,在保证对光斑中心定位的绝对误差小于0.1pixel的条件下,使用FPGA比计算机运算速度能提高21倍以上。该研究能够在FPGA平台上快速准确定位光斑中心。     

某雷达信号处理板的硬件设计与实现

现代雷达技术的发展越来越倚重于信号处理,针对雷达信号处理要求的数据量大、实时性高的特点,提出了一种基于双FPGA和DSP的高速数据采集处理系统设计方案,FPGA采用XC2V1000-4FG456芯片,DSP选用ADSP-TS101芯片,并对信号处理板的主芯片和辅助外围电路进行了说明。该系统运算能力强,且具有较强的通用性。     

FPGA在机载雷达信号处理系统中的应用

介绍了一种基于大规模FPGA及高性能DSP芯片的机载雷达信号处理嵌入式系统的设计方案及设计实现。采用标准的VME总线及基于FPGA内嵌MGT的高速串行互连技术，具有实时性强、集成度高以及软硬件可编程易于系统扩展及重构的特点。     

雷达视频积累算法在FPGA上的实现

随着超大规模集成电路技术尤其是FPGA技术和数字信号处理技术的迅猛发展,为雷达信号处理技术的工程实现提供了新思路和新方法。采用FPGA技术对雷达的视频信号进行视频积累,克服了DSP处理速度有限、实时性差和ASIC器件灵活性差的问题。以自行研制的雷达信号处理PCI卡为平台,详细介绍了雷达视频积累算法在FPGA芯片上实现的原理和过程,并结合仿真结果说明了利用FPGA进行视频积累的优势,为雷达视频积累的工程实现提出了一条新思路。     

FPGA与ADSP TS201的总线接口设计

在ADSP TS201外部总线接口的流水协议的基础上,详细介绍了ADSP TS201如何通过此协议访问FPGA内部寄存器,给出了FPGA参数化的设计思想、详细的设计时序图,以及ADSP TS201的设置细节,对DSP+FPGA系统设计具有一定参考价值.     

基于EMIF接口的图像处理系统设计

设计一种以DSP为核心,FPGA协助数据采集、传输的图像处理平台。DSP运行复杂图像处理算法,通过EMIF接口和FPGA进行高速数据传输。FPGA对EMIF接口进行扩展,将图像传感器、SDRAM存储器、USB接口等统一到EMIF接口,提高系统的集成度和灵活性,实现DSP与FPGA、外设之间数据准确、高效、可靠的传输。实验表明,该系统满足实时性设计需求,易于扩展和升级,具备较强的通用性。