LMS自适应算法的FPGA设计与实现

自适应算法的实现是自适应滤波技术应用于工程实践的基础。本文在分析LMS(最小均方误差)算法原理的基础上,讨论了算法实现的数制、计算量和迭代流程,在减小计算复杂度的基础上,给出了一种基于FPGA的实现方案。仿真结果表明,该方案能够保证LMS算法的收敛性和稳定性,可以应用于实际的数字信号处理系统。     

基于FPGA的数字图像水印实时嵌入系统的设计与实现

数字水印技术作为版权保护及真实性认证的重要手段越来越受到人们的关注。通常采用软件方法实现水印算法,但这种方法的实时性和安全性都不够理想。本文设计的硬件平台由Atlera公司提供的EP2C70F896C6型号的FPGA芯片和CMOS摄像头组成,该平台采用VerilogHDL硬件描述语言实现DCT2算法及IDCT2算法,同时采用FIFO技术解决了系统各部分的时序问题。实验结果表明:对不同光线强度下采集到的图像均可实现水印的盲检测,并对篡改有良好的定位能力。     

基于FPGA的并行RICE解码技术研究与实现

RICE算法在无损压缩系统有着广泛的应用。由于RICE算法采用了变长的自适应熵编码,因此在解码时需要对压缩流进行逐位判断和解析,这给高速解压缩的实现带来了困难。现有的RICE解码实现在解码速度和通用性上都不理想。针对RICE算法中自适应熵编码的特点,设计了一种基于有限状态机和查找表的并行RICE解码结构,可在FPGA上完成8比特宽度的并行解码,解码速度最高可达176 MB/s;同时,该解码结构适用于编码参数k变化的情况,具有很强的通用性。     

基于FPGA的UART自适应接收IP核设计

为解决串行传输时发送方波特率多变情况下接收方每次都需要与发送方进行波特率约定的问题,设计了UART自适应接收IP核,在FPGA内部设置波特率库,利用0校验位和空闲位持续时间准确识别波特率,实现了UART的自适应接收,同时基于VHDL将整个模块封装为IP核,进一步提高了设计的通用性。通过Vivado内部仿真工具进行仿真,仿真结果表明,本设计可以在设置的波特率库下进行UART的自适应接收。     

基于峭度的BSS开关算法的语音信号盲分离*

盲信号处理算法主要有批处理和自适应算法两类,导出了一种基于峭度的自适应盲源分离（blind source separation,BSS）开关算法,将该算法应用于语音信号盲分离处理,通过综合实验,从分离前后的波形、频谱图和主要评价参数说明该算法具有良好的信号分离效果。与批处理中的典型算法,如扩展联合对角化（joint approximative diagonalization of eigenmatrix,JADE）和四阶盲辨识（fourth orther blind identification,FOBI）算法比较,该算法具有更好的分离效果。     

自适应均衡器的FPGA实现

在无线通信系统中,由于多径效应的干扰导致信号在传输过程中不可避免地产生码间干扰,因此必须在接收端增加均衡器,以消除码间干扰,提高传输质量。该自适应均衡器设计以FPGA为设计平台,使用自上而下的模块化的设计方法,利用StratixⅡ系列EP1C20F324C6芯片,采用横向滤波器结构,设计并行结构的8阶复数滤波器。最后在QuartusⅡ中进行仿真与综合,结果显示I、Q两路误差信号趋于零,从而实现自适应均衡,降低误码率。     

浮点LMS算法的FPGA实现

浮点LMS算法的FPGA实现是自适应天线阵工程设计中的关键技术。本文提出了一种在FPGA内实现浮点LMS算法的方法,该方法采用三级流水线操作的方式,兼顾算法的精度和动态范围。仿真结果表明,该方法能有效利用FPGA的逻辑资源,保证运算速度,满足系统的实时性。     

基于遗传算法的盲源信号分离技术研究

提出一种采用遗传算法进行盲信号分离的新方法,为盲信号分离领域提供一种新的研究思路与方法。该方法基于迁移策略,应用交叉和变异方法,生成新一代的染色体,对由多个源信号混合而成的信号进行盲信号分离。实例表明了该方法的有效性。     

基于超大规模FPGA的FFT设计与实现

在宽带数字接收机中,需要对数字检波输出的信号流进行实时FFT运算。提出了一种用于宽带数字接收机的基于Xilinx的Virtex-IV芯片的高速FFT的设计与实现方法,采用了多级串行流水线结构及优化的数据存取方式,设计出用单片FPGA实现了2048点实数的FFT方案。其完成2048点FFT的时间约为4.57μs,能很好地满足系统处理的实时性要求,在工程实践中有很大的应用前景。     

基于FPGA的ABS系统

本文介绍了一种基于FPGA的ABS系统,该系统在应用自适应卡尔曼滤波算法确定出汽车参考车速的基础上结合车轮转速对滑移率进行了较精确的控制。该系统的特点是参考车速与实际车速吻合较好,通过FPGA能快速完成算法并实现对四轮的独立精确控制,能使整个刹车过程控制更为完善,刹车距离更短。     

基于FPGA的可变接收频带信号处理机设计

针对FPGA和DSP在水下信号检测领域的广泛应用,提出了一种基于FPGA的可变接收频带信号采处理机系统设计方案;系统以FPGA为主控制模块,通过时序控制,分别实现FIR滤波器对两通道A/D采样信号以及一通道数字串口信号的滤波,通过DSP与FPGA之间的通讯,实现了FIR滤波器系数和采样频率的动态加载,灵活的改变接收信号频带,以应对复杂的环境变化;最后经过系统硬件的调试与测试,结果表明系统实现了可变接收频带的相关功能,并具有稳定性、实时性、灵活性等优点。     

基于FPGA的多通道信号源设计与实现

由于对信号源的质量、灵活性和频率等的要求越来越苛刻,为了满足此需求,设计实现了以FPGA为控制核心,高速D/A芯片AD9739作为数模转换器(DAC)的高质量信号发生器。时钟电路采取外部时钟输入和内部频综输入这两种输入方式,保证了信号源质量、灵活性和可靠性。实现了频率范围为DC-1. 25 GHz的宽带信号源设计。利用Chipscope进行调试,连接频谱仪观察现象,测试结果表明该信号源具有精度高、灵活性强、频率响应速度快和杂散少等优点,并在实际工程中取得优异的效果。本设计在实际工程中有很高的应用价值。     

基于FPGA的视频信号发生卡的设计与实现

详细介绍了一种基于FPGA的视频信号发生卡的设计方案与实现,为了对待测设备中的视频通道切换开关进行检测,首先在个人计算机上将BMP格式的图像转换成YUV格式数据,然后在FPGA芯片的控制下将数据通过USB接口传送到视频信号发生卡的存储器中;FPGA芯片通过I2C总线对数字视频编码芯片SAA7121H进行初始化,并根据不同的通道选择命令将存储器中不同图像的数据送到视频编码苾片进行转换,然后在指定的视频通道输出,这样,视频开关选择不同的通道时就能看到不同的图像;采用该方案后,根据不同的通道选择指令,在被测试设备上看到了不同的视频图像,很好地完成了设计任务.     

基于FPGA的DBF多波束中频接收系统的设计与实现

数字波束形成(DBF)阵列能够充分利用阵列天线所获取的空间信息,通过信号处理技术使波束获得超分辨率和低旁瓣的性能,它由天线阵元、射频下变频模块、AD采样、中频接收系统及上位机控制器组成;对中频接收系统进行数字波束形成的具体方案进行讨论,对多路接收和AD量化一致性造成的各通道间失配提出了幅相校正的解决方案,详细分析了研制中的关键技术;实验结果表明所设计的DBF多波束中频接收系统可有效实现通道间失配的校正,并实现精确的波束赋形功能。     

基于FPGA的轨道振动信号数字监测接收机设计

设计了一种基于FPGA的轨道振动信号数字监测接收机,详细阐述了接收机的数据流走向及其振动信号频域分析的实现.设计中以Altera的cycloneⅢ系列芯片EP3c25Q240C8为硬件平台,以QuartusⅡ9.1为软件平台,数据存储缓存单元使用ISIS公司的IS61NLP102418,频域分析则使用1024个点的FFT,进行功率谱估计.     

基于FPGA、DSP的核信号波谱分析仪设计与实现

本文介绍了一种基于FPGA和DSP的全数字化核信号波谱分析仪，并就系统结构，硬件电路设计及FPGA固件程序开发等方面进行了详细的阐述。     

基于FPGA、DSP的核信号波谱分析仪设计与实现

本文介绍了一种基于FPGA和DSP的全数字化核信号波谱分析仪,并就系统结构,硬件电路设计及FPGA固件程序开发等方面进行了详细的阐述。     

基于混沌序列的跳频信号源FPGA设计与实现

提出了一种基于混沌序列的跳频信号源的设计及硬件实现方法;该方法基于FPGA技术,以Logistic混沌映射电路作为跳频序列发生器,以直接数字频率合成器作为跳频信号源的基础;在FPGA上完成数字频率合成,并利用高性能的AD9777实现数模转换;实验测试结果表明,该信号源在2MHz～32MHz频率范围内,实现了16个频点的跳变频率且性能良好,能够满足实际工程的需要。     

基于FPGA的DDS信号源设计与实现

DDS广泛应用于电信与电子仪器领域,是实现设备全数字化的关键技术。文章设计并运用ISE10．0软件完成了三相正弦波信号、矩形波信号、调频调相信号的波形仿真,并以Xilinx的FPGA核心板SPARTAN3AN,结合高性能的MCU-ATMEGA128,完成了DDS的硬件设计及实现。仿真和实测结果表明,对于频率范围在0．1Hz到10MHz的正弦信号,输出信号的频率精度优于0．1％,频率稳定度优于10^-6,输出信号峰峰值≥20V,且相位以1°任意步进,具有电路简单、输出波形调整灵活以及性价比高等特点。     

基于DSP+FPGA的实时信号采集系统设计与实现

为了提高对实时信号采集的准确性和无偏性,提出一种基于DSP+FPGA的实时信号采集系统设计方案。系统采用4个换能器基阵并联组成信号采集阵列单元,对采集的原始信号通过模拟信号预处理机进行放大滤波处理,采用TMS32010DSP芯片作为信号处理器核心芯片实现实时信号采集和处理,包括信号频谱分析和目标信息模拟,由DSP控制D/A转换器进行数/模转换,通过FPGA实现数据存储,在PC机上实时显示采样数据和DSP处理结果;通过仿真实验进行性能测试,结果表明,该信号采集系统能有效实现实时信号采集和处理,抗干扰能力较强。