基于集成计数器的N进制计数器设计与仿真

计数器是一种重要的时序逻辑电路,广泛应用于各类数字系统中。介绍以集成计数器74LS161和74LS160为基础,用归零法设计N进制计数器的原理与步骤。用此方法设计了3种36进制计数器,并用Multisim10软件进行仿真。计算机仿真结果表明设计的计数器实现了36进制计数的功能。基于集成计数器的N进制计数器设计方法简单、可行,运用Multisim 10进行电子电路设计和仿真具有省时、低成本、高效率的优越性。     

基于EWB的N进制计数器仿真设计

计数器是数字系统中应用广泛的基本逻辑器件。本文主要介绍了以同步十进制计数器74LS160为基础,应用反馈复零法实现的N进制计数器的设计方法。并应用EWB软件对所设计的电路进行仿真,仿真结果表明设计的计数器能实现所要求的N进制技术功能。     

基于74LS160的N进制计数器仿真设计

针对任意进制（N进制）计数器的设计目的,采用反馈复零法对基于同步十进制计数器74LS160进行设计,分别采用异步清零法实现了6进制计数器和同步置数法实现7进制计数器的设计,通过应用EWB软件对所设计的电路进行仿真实验,仿真结果表明设计的计数器能实现所要求的N进制技术功能.最终得出采用反馈复零法可以实现进制计数器的结论.     

计数器法在数字触发电路中的应用

介绍了用计数器法实现数字移相触发电路的原理,给出了使用可编程计数器8253和可编程系统装置PSD分别实现移相触发的具体设计方法。基于PSD的数字移相触发电路具有硬件结构简单可靠、设计灵活的特点并已在实际工程中得到成功运用。     

基于Multisim的计数器设计仿真

计数器是常用的时序逻辑电路器件,文中介绍了以四位同步二进制集成计数器74LS161和异步二-五-十模值计数器74LS290为主要芯片,设计实现了任意模值计数器电路,并用Multisim软件进行了仿真。仿真验证了设计的正确性和可靠性,设计与仿真结果表明,中规模集成计数器可有效实现任意模值计数功能,并且虚拟仿真为电子电路的设计与开发提高了效率。     

基于74LS160的可控多进制计数系统设计与仿真

本文在普通计数器设计原理的基础上,利用集成同步加法计数器74LS160设计出一个可控的多进制计数系统.利用拨码控制电路,该系统可以分别实现7进制、9进制和79进制计数功能,从而体现出该系统的可控性、灵活性和实用性.本文借助Mul-tisim10平台进行了仿真测试,验证了该系统的可行性.     

基于Multisim的数字钟电路设计

本文以74LS161为基础,设计任意进制计数器。讨论分析了多种实现可能性,给出了清零、置数以及级联方式,并指出了其可能的电路实现方案。论证了以现有集成计数器为基础设计任意进制计数器时的难点和解决方法。使用EDA仿真软件对实验方案进行了验证,总结计数器的设计方法及规律。     

基于Verilog语言的可预置加减计数器的设计

计数器是大规模集成电路中运用最广泛的结构之一。在模拟及数字集成电路设计当中,灵活地选择与使用计数器可以实现很多复杂的功能,可以大量减少电路设计的复杂度和工作量。讨论了一种可预置加减计数器的设计,运用Verilog HDL语言设计出了一种同步的可预置加减计数器,该计数器可以根据控制信号分别实现加法计数和减法计数,从给定的预置位开始计数,并给出详细的VerilogHDL源代码。最后,设计出了激励代码对其进行仿真验证,实验结果证明该设计符合功能要求,可以实现预定的功能。     

OpenRISC处理器内的性能计数器的设计和实现

性能计数器(Performance Counter)位于处理器内部,负责对特定触发事件进行计数,可以实时反馈处理器内部性能参数.OpenRISC1200是一种免费的开源处理器核.通过处理器内部设计在OpenRISC1200处理器核内设计实现了可配置性能计数器单元.并基于该新处理器核建立了SOPC系统,在FPGA上验证了新核的应用和性能计数器单元的功能.     

一种基于FPGA的可变模计数器的VHDL实现

可变模计数器是数字系统中广泛应用的一种电路模块,本文讨论了一种基于VHDL语言实现的可变模计数器的EDA设计方案,采用FPGA芯片作为设计载体,FPGA具有在线可重构的优点,如需对计数器的技术指标进行修改,只需修改源程序中的相应参数,重新进行编译、仿真、配置即可,使得设计本身灵活性好,便于升级和维护.