基于FPGA的高效数字下变频的设计与实现

介绍了一种基于软件无线电思想的高效数字下变频的实现方法,阐述了数字下变频中的数控振荡器、CIC滤波器、半带滤波器和低通滤波器的设计与实现.结合Matlab滤波器算法技术和在Quartus Ⅱ系统下仿真,改进了滤波器组结构和参数.仿真结果表明,基于FPGA设计的数字下变频能够满足多制式短波电台性能指标要求,并且减少硬件资...     

宽带数字下变频的采样率变换模块的FPGA实现

提出了一种改进的多相滤波方法,通过多相内插后的直接抽取,可完成宽带信号任意分数倍的采样率变换.经过分析,重采样造成的误差并不影响信号的质量.最后合理分配FPGA资源,在FPGA上实现了采样率变换模块.     

基于FPGA的磁共振接收机数字下变频设计

介绍了变带宽数字下变频(Reconfigurable Digital Down Conversion,RDDC)的原理,针对磁共振成像接收机数字下变频的特点,提出了一种抽取率可在线编程的数字下变频器设计方法。对主要功能单元(变级数CIC滤波器、串并混合式FIR滤波器)的设计与FPGA实现进行了具体分析,同时针对ALTERA公司的5CGXFC9器件与1. 5T磁共振成像系统数字下变频需求,利用Verilog语言设计了输出量化位数为16bit、抽取率为180～11520的RDDC实例,基于ModelSim与MATLAB进行了功能仿真。通过仿真结果分析可知,该实例在给定器件资源约束下,实现了100MHz采样率、2kHz～200kHz带宽信号的RDDC功能,在单片FPGA内完成了对不同带宽信号的数字正交检波与抽取滤波操作,为磁共振成像接收系统提供了一种高通用性与高灵活性的变带宽DDC解决方案。     

一种改进的多模数字下变频结构及其FPGA实现

针对目前多种通信模式的共存和发展趋势,对传统DDC结构进行改进,以适用于多模系统。提出了多模数字下变频改进结构与参数设计,完成了各模块Verilog代码编写和Modelsim仿真,并对Modelsim仿真结果进行分析和验证,验证了改进数字下变频的可行性;最后将代码移植到FPGA,并结合ETTUS射频板、自主设计的中频板以及友晶TR4 FPGA开发板多模硬件平台进行了板级调试,验证了多模功能的可行性,充分证明该结构能兼容WCDMA和TD-LTE两种模式,具有较高的实用性和通用性。     

基于FPGA的数字下变频的设计与实现

数字下变频是中频信号处理系统中常用的技术手段,可在保证信号不失真的情况下有效降低采集信号的速率,便于后级处理器执行FFT等信号处理算法。提出一种基于FPGA的数字下变频方法,使用FPGA实现数控振荡器,产生正交的正、余弦样本信号,将采样的数字信号做正交化处理;实现级联积分梳状滤波器,合理抽取采样信号,降低信号频率;最后通过半带滤波器和FIR低通滤波器对整个信道进行整形滤波。充分发挥FPGA硬件并行化处理的优势,实现复杂的信号处理算法的高效执行,测试结果表明该方法可行有效,能够满足实际使用要求。     

基于CORDIC算法的数字下变频

采用CORDIC算法设计实现数字下变频（DDC）。该设计方法克服了传统的数控振荡器（NCO）查找表（LUT）大的缺点,且该算法模块同时实现数控振荡器和混频器的功能,省去了2个硬件乘法器。这种方法能够有效地提高信号处理效率,减小硬件实现的代价,通过仿真证明了该方法的有效性和高效性。最终实现的下变频模块可以工作在200MHz的系统时钟之下,占用FPGA资源约9％。     

数字直放站中CPRI协议的FPGA实现

为了开发数字直放站连接系统,介绍CPRI协议规范和帧结构,讨论其硬件上的实现方案,给出基于SCAN25100 的 FPGA 电路模块设计,采用Verilog语言设计开发功能模块.该方案具有便于功能扩展、成本低、使用灵活等特点,通过实际测试表明,此方案可进行可靠的数据传输,性能稳定,从而实现了数字直放站和基站之间更有效的互通,扩大了基站的覆盖范围.     

TD-LTE多带宽数字下变频设计与FPGA实现

分时长期演进( TD-LTE )系统为了满足各种环境的需要,支持6种不同的带宽和基带速率。为了满足TD-LTE系统多带宽和多速率的要求,设计了一种兼容TD-LTE多带宽和多速率的多带宽数字下变频方案。方案中采用了时分复用技术、抽取滤波的合理搭配和高性能滤波器实现了资源优化和输出信号的高信噪比。此外,对数字混频器和抗混叠滤波器进行改进,设计出了基于坐标旋转数字计算法( CORDIC)的流水线型混频器和高速并行可配置滤波器。软件仿真和硬件测试证明了TD-LTE多带宽数字下变频的正确性,且具有灵活性、高性能和低资源消耗的特点以及较高的工程实用价值。     

数字下变频与脉冲压缩系统的设计与实现

数字下变频与脉冲压缩一直是雷达信号处理中的关键技术之一。应用现场可编程门阵列(FPGA)的IP核技术,研究了一种基于FPGA的数字下变频与脉冲压缩系统的实时实现方法。首先提出了系统的整体结构,然后介绍了数字下变频模块、脉冲压缩模块及接口模块的设计方法。在单片FPGA上实现了对实际采集的中频Chirp信号进行8K点或2K点可变点数的数字下变频与脉冲压缩处理,通过与Matlab软件计算结果的对比,验证了FPGA实时计算的正确性。最后分析了系统的可实现性与实时性。     

基于FPGA的数字下变频（DDC）设计

数字下变频（DDC,Digital Down Conversion）是软件无线电系统的关键技术之一,其可将高频数据流信号变成易于后端数字信号处理器（DSP,Digital Signal Processor）设备实时处理的低频数据流信号。给出了一种基于现场可编程门阵列（FPGA,Field Programmable Gate Array）的数字下变频器的设计方案,并详细介绍了组成的下变频器的各个模块：数字振荡控制器（NCO,Numerical Controlled Oscillator）模块、混频模块、以及由积分梳妆（CIC,Cascaded Integrator-Comb）滤波器、半带（HB,Half-Band）滤波器、有限长单位冲激响应（FIR,Finite Impulse Response）滤波器级联而成的抽取滤波模块的设计方法。各个模块的仿真结果表明了设计的正确性,而最后系统仿真结果则表明文中数字下变频技术的设计具有其可行性和实用性。     

数字直放站中DLMS算法的FPGA实现

在采用LMS算法实现回波抵消功能的同频数字直放站中,针对节省资源来降低成本的问题,结合Pipeline和Systolic技术,提出了复数DLMS算法的2倍复用结构。由测试结果可知,所提的结构在节省了一半乘法器资源的基础上实现了回波抵消功能。     

数字光纤直放站中CPRI协议的FPGA实现

为了实现对特定地区的低成本覆盖,将无线基站的控制部分和射频部分分离.介绍了公共通用无线接口(CPRI)协议的规范,给出了基于LATTICE半导体公司的LFE2M35E的FPGA实现方案.采用硬件描述语言Verilog HDL设计各个功能模块.软件平台是LATTICE半导体公司提供的IspLEVER Project Na...     

一种基于FPGA的数字下变频器

介绍一种用FPGA实现的中频数字化接收机数字下变频器,重点介绍了数字下变频器原理、能够降低运算工作量的多相滤波处理结构和分布式算法,给出了设计应用的实例。     

基于FPGA的DDC的设计

数字下变频技术是软件无线电的核心技术之一。本文首先介绍了DDC的组成结构,然后详细分析了DDC各功能模块的工作原理,通过Modelsim完成了DDC其主要模块的仿真和调试,并进行初步系统级验证。在仿真的基础上使用了FPGA开发系统,实测了DDC的性能。     

数字下变频的设计及其在FPGA中的实现

分析数字下变频结构及其实现方法,重点研究如何基于FPGA实现数字下变频的功能,并通过仿真分析验证该实现方法的正确性。结果表明,该实现方法可用于各类数字通信系统中频信号的数字下变频处理,具有一定的实用价值。     

数据传输系统的FPGA一体化设计与实现

当前的差分相移键控（DPSK）数据传输系统大多是采用独立的数据调制解调终端设备和收发信设备组成的,集成度低、可靠性较差,存在内部信号量化噪声。通过应用现场可编程门阵列（FPGA）加高速数字信号处理设计技术,将数据传输系统中的信号进行DPSK调制,基带到射频信号的数字上变频,以及信号的解调与射频到基带信号数字下变频进行一体化设计,解决了DPSK调制解调终端设备与射频信道设备相互独立所带来的集成度低、可靠性差,以及设备间信号变换引起信号受损等问题。     

数字下变频器的设计与FPGA实现

数字下变频技术在移动通信、数字广播、电视领域具有重要应用价值,然而专用的数字下变频芯片通常都是针对一定范围内的抽取率设计,因而在通用性强的同时也使得针对性较差,尤其是在较低抽取率情况下由于抽取滤波器的限制使性能恶化,往往需要额外的、较高阶的补偿滤波器才能获得满意效果.针对这一问题,提出一种数字下变频器的FPGA实现方案,该方案针对B3G移动通信系统中一个具体的数字下变频指标要求进行了量体裁衣的设计,实现了高速、高性能的数字下变频.     

基于FPGA的雷达数字接收机设计与实现

现代雷达系统对接收机提出了更高的要求,数字接收机技术是实现高精度宽带雷达接收系统的一种有效途径.文中研究了数字接收机的相关理论和技术,介绍了数字下变频,数控振荡器、级联积分梳状滤波器和抽取.给出了一种基于FPGA的数字接收机实现方案,进行了分析和仿真,给出了测试结果.     

基于FPGA的宽带信号数字下变频设计与实现

为了实现机载雷达数据记录仪对宽带雷达回波信号的实时存储,提出了一种基于FPGA的宽带中频信号数字下变频结构。讨论了多相滤波正交化和分布式算法的基本原理,给出了宽带中频信号数字下变频的实现方案,重点对结构中正交化和抽取滤波两个模块进行了分析设计。Matlab仿真结果和FPGA仿真结果表明：该宽带中频信号数字下变频结构具有...     

四通道数字下变频器ASIC设计

数字下变频(DDC)是将中频信号数字下变频至零中频且使信号速率下降至适合通用DSP器件处理速率的技术,广泛应用于通信和雷达的数字化接收机中。本文介绍了自主设计的四通道多抽取率数字下变频器ASIC设计,此芯片输入四通道的串行AD采样数据,输出四路经过DDC处理的正交信号。仿真验证了芯片前端设计的正确性。