涡流卡片固定存贮器

日本正在研制一台基于电感耦合原理的涡流卡片(Eddycard)存贮器。这台存贮器是只能进行读出的半永久存贮装置。其读出周期为100毫微秒。这种存贮器与匀磁线(Unifluxor)存贮器相类似。匀磁线存贮器中读出线是通过小铜块与驱动线耦合的。这样,涡流使得读出线和驱动线之间能产生相互感应,以表示“1”。没有小铜块的地方用来表示“0”。这台存贮器是永久存贮器,但是,所存信息     

微程序计算机高速存贮器三态逻辑

引言 微程序计算机设计者一直采用固态随机存取存贮器作为缓冲存贮器和用只读存贮器来存贮微指令和程序常数。由于TTL(晶体管-晶体管逻辑)集成电路速度快,经常选用这种电路。 TTL器件阵列通常通过与总线连接来简化数据传送结构并使系统组件化。为此,采用     

读取时间25ns的双极1K位TTLRAM

叙述一种快速简单的1024位TTL随机存取存贮器(RAM),立足于晶体管的非饱和工作,应用“数字式电阻”(“digital resistances”)的优点使具有小的但是稳定的电平和落差。它很好地配合了通常用来完成金属布线和扩散的非常精确的工艺版图。     

TTL中规模集成电话及其应用(第八讲)

<正> 二、只读存贮器(一)结构与参数1.结构因为双极型只读存贮器(ROM)的信息是预先写入的,一旦写入后,其内容就不能改变了,所以工作时只能读出信息。它不象随机存贮器那样,要用较复杂的双稳态电路作为存贮单元,而ROM可用熔丝、三极管、二极管等作为存贮元件。它是通过究竟是设置还是不设置存贮元件来表示存入的信息是“0”还是“1”的。这样,ROM的结构就要比RAM简单得多。其价格也比RAM要便宜。ROM一般采用多位结构     

大容量半导体存贮器

本文对采用双极晶体管技术的集成电路存贮器与采用各种绝缘门场效应晶体管(IGFET)存贮器进行了比较。P沟道IGFET存贮单元与双极晶体管存取电路结合,似乎能提供所希望的一些特性。文章考虑了存贮机构、单片设计、封装及互连等问题。在半导体存贮器中,梁式引线密封结工艺比其它封装和互连工艺有更大的优越性。 作者考察了兆位计算机存贮器设计中的某些问题,着重考察了有关功耗,互连、可靠性、维修、造价等问题。最后对基于现有技术的兆位半导体存贮器可能具有的特性与磁芯存贮器,平面薄膜存贮器和磁环线存贮器的特性进行了比较。从这些调查研究中得出结论:半导体存贮器不管在小容量或在大容量存贮器应用中都大有前途。     

2000年问题及其解决方法

随着2000年的逼近,计算机系统中的“2000年问题”愈发引人关注.造成“2000年问题”的历史原因主要是早期的设计人员为了节省当时还极为昂贵的存贮器,在计算机系统中只用年份的后两个数字来简化表示年份,也就是将通常表示年份的前两个数字“19”省略了.因此,在采用这种简化年份格式的计算机系统中,“1900”年是用两个数字“00”来表示,“1999”年将以“99”来表示.但到了“2000”年,年份代码所表示的数字将会回复至“00”,这样在2000年1月1日,估     

100毫微秒周期时间的集成MOS晶体管联想存贮器系统

引言 自从采用MOS晶体管集成电路作为联想存贮器记忆单元的研究结果公布以来,128字每字48位的联想存贮器已经实验和设计。 本文讨论采用MOS晶体管工艺的全集成     

伊利阿克Ⅳ的只读存贮器

引言 由于伊利阿克Ⅳ计算机操作速度高,指令库大和控制集中,所以使用了一个只读存贮器将指令翻译成控制信号。这些控制信号撒播到并联处理机阵列,逐步控制各处理机的操作。有260条指令,每一条都译成一个微序列(微程序)用于选取只读存贮器。每个微序列由1到69个微步(微指令)组成。 只读存贮器是一个晶体管交点矩阵并且是用分离晶体管配置在大型多层板上。存贮器容量是720字(微步)×280位(控制信号),周期时间是50毫微秒。     

微处理机化的存贮器自动测试装置

半导体存贮器的测试,不论对于存贮器生产厂家,还是对存贮器用户来说都是很重要的。一般用小型计算机或专用设备来测试存贮器,但它们很复杂,造价也高。这里介绍用微处理机来对存贮器进行功能测试。在存贮器测试中主要感兴趣的是功能测试和参量变化测试。参量变化测试(如温度、所加直流电压、噪音和频率等)可在一个特殊的系统里进行。本文主要讨论存贮器功能测试。其目的是要验证: (1)每一个存贮器单元是否可以存贮“0”或“1”。 (2)每一个存贮器单元可以唯一地寻址。     

异步时序线路的一种有效设计方法

本文提供一种用可变程序的只读存贮器和触发器设计异步时序线路的简便方法。此法勿需画出控制卡诺图,勿需写出触发器输入端的逻辑表达式,勿需门电路触发器组合。而是直接参照状态图,用可变程序的只读存贮器,一组表示状态的触发器及一组使表示状态的触发器置零的单稳态触发器即可直接设计出实现电路。另外,用此法实现异步时序线路时,无“竞争”与“冒险”现象。     

取数时间很短的数字计算机存贮器(阿特拉斯计算机固定存贮器)

(1)前言大家知道,快速取数存贮器对快速计算机具有重大意义。实现快速取数存贮器有许多方法,其中包括穿孔卡片读取装置及矩形磁滞回线磁心的绕线系统(2,3)。随着超高速晶体管计算机线路的最新发展,计算机存贮器取数时间已成为决定整个计算机速度的主要因素。因而,有必要加快存贮器的取数时间,特别是加快永久存贮器及半永久存贮器的取数时间。     

MAS-ROM-可以用电的方法重新编存程序的带译码器的只读存贮器

简介——本文对在芯片上进行X-Y矩阵译码的金属一氧化铝-硅(MAS)只读存贮器的电特性和可靠性进行评价。MAS只读存贮器利用栅绝缘物薄膜中的所谓电荷存贮现象,是可以反复用电编存程序和不易失信息的集成电路存贮器组件,其中一位存贮单元。仅由一个N沟道增强型MAS晶体管组成。有选择地从沟道注入电子使晶体管阀值电压增大,而在栅极外加大的负电压使阀值电压减小。可靠性试验表明长期衰减对时间呈对数依赖关系,在150℃栅压为+10伏下,每10年存贮时间的衰减斜率为0.7伏。 使用由一台中型计算机、一个命令输入键盘、一组舌簧开关板和一台存贮型阴极射线管图解输出装置组成的人-机相互会话操作系统,对MAS只读存贮器进行鉴定。为证明MAS只读存贮器是切实可行的,以一个4 K字节的只读存贮器系统作为一台小型计算机微程序存贮器的样机进行了评价,其取数和周期时间为150毫微秒。     

用微程序控制的通用计算机

通用数字计算机 SD-2有一个存取时间为20微秒的磁心存贮器和一个存贮微程序的二极管存贮器。机器的字长为19位,指令系统有31条指令;程序存放在磁心存贮器中。每条指令中的地址码用14位,其中12位用作主地址,一位用作变址地址,另一位作间接地址。第32条指令是无地址指令,用来完成不需要地址的操作。机器采用晶体管逻辑电路。这台用微程序     

机床液压传动装置

本发明是关于在两个运动方向上控制运动过程的机床液压传动装置,此装置是借助于液压存贮器和一个补充存贮能量的液压泵以及一个控制滑阀,利用气液存贮器的能量来改变执行机构的运动方向。通过控制滑阀2引出的两根工作管3和4连接到执行机构1上。这两根工作管道与压力管道5连接在一起,管道5通过调节阀6可与液压泵7连接。     

磁心存储器的晶体管线路

一、引言由于晶体管的可靠性高,而且功率损耗小,所以它很适用于计算机线路中。计算机的大部份线路都已经用晶体管替换了真空管。但是直到最近,市面上还没有一种晶体管,能用来产生驱动矩形回线的矩阵磁心存贮器的脉冲电流,而且仍能工作在制造厂给出的最大极限值之内。     

CPU 的功能及其结构

1.CPU 的功能(1)CPU 和存贮器将用 CPU(Central Processing Unit:中央处理机)可以进行算术运算和逻辑运算等指令,按着处理问题的顺序排列起来的指令序列,叫做程序。存放程序和程序中使用的数据的装置是存贮器。在存贮器的存贮区中,一个一个地分布着若干地址。CPU 把地址送到存贮器,从这个以地址表示的存贮区域中,把指令或者数据取出的操作,叫做“读     

直接驱动系统中晶体管的可靠性

随着晶体管击穿电压和所能承受功率的不断提高,在磁心存贮器中,二极管引导直接驱动的方案已被广泛采用。在直接驱动中,晶体管处于什么工作状态,直接驱动对晶体管有什么要求,这是值得研究的问题。本文将就这问题谈点初浅认识,并从使用角度探讨晶体管工作的可靠性。     

美国空载计算机图片及性能说明

该系统是为美空军建造的,用于研究军事控制实时数字计算机的程序及逻辑设计,作为直接耦合式的晶体管逻辑系统与晶体管驱动的磁心存贮器的一个模型。此固态计算机的特点是功耗低,体积小。这种设计特别强调可靠性。     

全晶体管磁心存贮器

最近曾对利用小铁氧体磁心作为存贮元件的中型高速磁心存贮器进行了一些工作。为了进行这项工作,必须对高重复频率下铁氧体磁心的性质进行厂泛的测试,共试验结果使得有可能建立一套应用线选择或电流重合法选择技术的准则。高速晶体管推动的存贮器中所采用的特殊小的铁氧体磁心的特性将在本文中加以讨论,同时也考虑了运用全晶体管方法时所引起的附属问题。     

五、语音处理中集成电路技术的影响

1、集成电路的特性 A 面积高密度只读存贮器在IC技术中,只读存贮器ROM是特别高效的。用一种动态读出电路和虚拟地参考系统,可使这种存贮器对每一位数据的绝对面积减少到最小值,即每一位仅要求一个晶体管,而该管的大小这样安排:用最小的扩散宽度和空间以及最小的表面来定义。由于处理的尺寸变小,ROM尺寸也自动变小,故在特性上保持了先进性,並超过随机逻辑电路。动态读出方法意味着对大阵列的存取时间将相对变长。这对于2~(13)位或更小的ROM来说不是主要问题,但当阵列达到2~(17)位范围时,要求的存取时间便上升到10至20倍逻辑周期时间。