共查询到16条相似文献,搜索用时 78 毫秒
1.
《电子科技文摘》2006,(9)
0623714基于分形参数的目标破坏程序判读研究[刊,中]/蒋定定//激光与红外.—2006,36(6).—508-510(G) 0623715 H.264视频编码及车载图像设备的压缩系统设计[刊,中]/吴永//单片机与嵌入式系统应用.—2006.(6).—14-17(C)为实现行驶车辆向指控中心无线传输图像的功能,开发一套基于TMS320C6201的H.264嵌入式图像压缩系统;重点阐述在TMS320C6201上实现H.264实时视频编码过程中,对算法程序的开发及优化所做的工作。参4 0623716一种基于小波变换的医学断层图像插值方法[刊,中]/王伟静//河南科技大学学报(自然科学版).—2006,27 (3).—29-31,36(L) 0623717基于门限自适应的H.264帧间模式快速选择算法[刊,中]/尹明//系统工程与电子技术.—2006.28 (6).—804-806(E) 0623718一种高速图像采集存储系统的设计[刊,中]/刘刚//电子工程师.—2006,32(5).—39-41(E) 0623719 QuickBird遥感影像数据融合方法研究[刊,中]/樊旭艳//装备指挥技术学院学报.—2006,17(3).—81-85 (C)基于影像融合方法和波段组成对遥感影像质量的影响,从清晰度、信息熵等方面,对遥感领域应用较多的几种融合方法及提出的增强真彩色融合法,进行了分析研究。结果表明:增强真彩色融合法更适于QuickBird数据的融合。该方法不仅很好地保留了多光谱影像的光谱信息,而且增强了影像的空间细节表现能力,图像色调接近自然色彩。参9 相似文献
2.
3.
4.
5.
6.
TMS320C6201是美国TI公司生产的一种高性能数字信号处理芯片。利用TMS320C6201数字信号处理芯片可以实现MPEG-4SVP视频解码;文章阐述了视频解码器的解码过程、算法优化及程序优化方法;给出了MPEG-4 SVP解码器的实验测试结果。 相似文献
7.
8.
文章对时延神经网络目标识别算法的实时软件开发进行了研究,在TMS320C6201和TMS320C80上分别实现了该算法,取得了比较好的处理效果。 相似文献
9.
10.
介绍了H.264视频编解码标准的关键技术和新的数字媒体开发平台达芬奇(DaVinci)技术及其产品TMS320DM6446,以及利用DaVinci进行H.264视频编码器的设计和实现。 相似文献
11.
ITU-T G.729.A是IP电话中普遍使用的低速率语音编码器。介绍了 A.72A.A在TMS320C6201 DSP上的实现方法,研究了提高 G.729.A的编码器的运行速度的优化方法。由于采用了这些优化方法,最后实现的语音编码器在一块TMS320C6201支持下能同时处理大约20路语音通道。 相似文献
12.
简要介绍了软件无线电的原理和TMS320C6201的性能结构及功能特点,提出一种由多片DSP C6201构成软件无线电信号处理模块的设计方案,为软件无线电的实现和C6201的应用与研究提供一些参考经验和方法。 相似文献
13.
H.264在DSP上的实现及优化 总被引:1,自引:0,他引:1
本文介绍了H.264视频压缩标准和TMS320C6455的结构,并在该平台上实现H.264编码器.结合DSP的特点,从内存分配及CACHE优化、算法及代码优化几个方面进行了优化.文中采用了一种快速的帧间模式选择算法:根据图像纹理不同,预先判别SKIP模式;然后根据图像高频分量获知图像的细节程度,对块模式进行选择.实验结果表明,该方法在保证图像失真度和码率性能的前提下,视频编码器在性能和效率方面都达到了良好的效果. 相似文献
14.
H.263编码中DCT在定点DSP上的实现 总被引:3,自引:0,他引:3
简要介绍了H.263编码标准及H.263编码采用的正交变换编码离散余弦变换。文中着重讨论了DCT算法的定点化,并根据TMS320C6201DSP的特点对IDCT的算法进行了改进。最后采用DSP汇编语言实现DCT快速算法。 相似文献
15.
16.
《Signal Processing Magazine, IEEE》1998,15(2)
The Texas Instruments VelociTI architecture is a very long instruction word (VLIW) architecture. The TMS320C6x family of digital signal processors (DSPs) is the first to employ the VelociTI architecture, with the TMS3206201 (C6201) being the first device in this family. The C6201 is based on the fixed-point TMS320C62x (C62x) CPU. This article describes the VelociTI VLIW architecture and discusses the C62x, C67x, C6201, and the VelociTI development tools. An overview of the VelociTI including architectural principles, data path, instruction set, and pipeline operation is presented, and both the C62x fixed-point CPU and the C67x floating-point CPU are described. A summary of the C62x benchmark performance is also presented. The chip-level support outside the CPU that allows the C6201 to operate in a variety of high-performance DSP environments is also described. An overview of the C6x development environment is also given, demonstrating the breadth of the development environment and illustrating the programming methodology. The article concludes with a performance analysis of the C compiler 相似文献