一种新型自整角机

自整角机和旋转变压器测角传感器广泛用于机床、机器人和军事装备等控制系统,其工作原理基于电磁感应,所以可通称     

基于单片机的自整角机转角测量研究

介绍了一种基于单片机的自整角机转角测量方法,该方法省略了自整角机/数字转换器(SDC)和交流激磁电源,直接利用单片机进行激磁和采样来确定自整角机的转角,不仅硬件系统组成简单、满足测量精度,降低系统开发成本,而且,提高了系统的可靠性。本方法已经应用到航空仪表伺服控制系统中。     

一种基于CORDIC算法的自整角机信号解码研究

自整角机是一种用于角度测量的微型电机,其输出包含角度的模拟信号经过简单处理和A/D变换后再通过CORDI算法解码。CODIC算法具有精度灵活可调、运算速度快、硬件实现简单等优点;通过对CORDC算法角度及对自整角机输出信号的象限修正,设计了一种基于CORDIC算法流水线技术的自整角机解码算法,并以FPGA为平台进行模拟和仿真,验证其准确性及可行性。     

基于单片机的自整角机数字转换器的研制

自整角机是一种用于角度测量的微型电机,其可输出包含角度信息的四路模拟信号,为了便于信息处理,需要将这些模拟信号数字化。本文针对现有国内外数字化转换技术存在的各种问题,介绍了一种以单片机为控制和处理核心的自整角机信号数字化方案。该方案主要包括硬件电路设计和系统程序设计,硬件电路包括:A/D转换模块、单片机模块、系统接口模块。系统程序包括:系统初始化、A/D转换时序控制、数值计算和数据输出。与现有技术相比,本方案电路简单,加工方便,精度高。     

一种CORDIC算法的FPGA实现

CORDIC算法是实现快速精确的正、余弦函数计算的主要方法,在工程实际中有着广泛应用.在研究正、余弦函数运算的CORDIC算法简单状态机实现和高速全流水处理机实现的基础上,提出了一种单精度浮点数正、余弦函数运算的优化实现方案,并在ALTERA公司的FPGA上实现.结果表明,相比较单精度浮点数正、余弦函数运算的CORDIC算法简单状态机实现,该实现方案不仅计算速度快,而且硬件资源消耗增加少,达到了单精度浮点数正、余弦函数运算硬件实现上速度与资源占用的平衡.     

一种基于FPGA的数字下变频设计

对数字下变频理论进行了分析,研究了各模块的实现并在Matlab下完成了分析和仿真,讨论了使用FPGA完成各模块的方法,最后使用Altera的集成工具DSP builder和IP核完成整个系统的的实现。     

基于自整角机的方位角测量系统

介绍了基于自整角机的方位角测量系统的组成结构及原理，针对自整角机的轴角数字转换，提出了分区间正余弦信号相比较编码和双峰采集的方法。系统测试结果表明所采用的方案能够达到较高的准确度。     

自整角机/旋转变压器-数字变换技术及发展

详细阐述了自整角机/旋转变压器-数字变换技术、国内外现状及发展,对我国在该领域的技术和产业发展提出了建议.     

也谈自整角机角度信号的数字转换

以数字表述方式提出一种自整角机的编码方法，具有普遍意义。     

基于贪婪CORDIC算法的非平稳信道衰落孪生技术研究

针对真实通信场景下的信道衰落孪生技术存在硬件成本高、实时性差的问题,基于贪婪坐标旋转数字计算（Coordinate rotation digital computer, CORDIC）算法及调频谐波叠加模型,给出了非平稳信道复合衰落序列的硬件模拟方案,在现场可编程门阵列（Field programmable gate array, FPGA）平台实现了大规模复指数实时计算。通过引入域折叠技术、贪婪角度记录单元和并行流水线结构,可减少硬件资源的使用,提高系统的实时性。此外,采用基于时分复用的多速率分级结构,进一步优化硬件资源。与传统查找表（Look up table, LUT）方法相比,本文方案消耗的硬件资源从17.89%减少到6.71%,与经典CORDIC算法相比,硬件延迟减少65.625%。硬件实测结果表明,输出信道统计特性的概率密度函数与理论值一致。     

基于FPGA的并行DDS

介绍一种提高直接数字合成器(DDS)系统时钟频率的并行处理方法。给出了一个基于现场可编程门阵列(FPGA)的具有400MHz系统时钟频率DDS电路的实现方法和实验测试结果。采用直接中频输出方式,输出频率范围250MHz～350MHz,频率分辨率6Hz,寄生信号抑制50dB。该DDS电路具有接口简单、使用灵活等优点,可用于雷达、电子战领域的宽带信号产生。     

基于FPGA的高速高质量图像旋转

为了进行高质量、高速的图像旋转变换 ,通过对传统图像旋转矩阵的分解 ,将图像在二维空间中的旋转运算分解成为三次一维空间内的平移运算 ,从而将用于图像旋转运算的二维插值运算简化为在一维空间中进行的一维插值运算。为了保证图像旋转后的质量 ,采用 3阶 B-样条对每次平移后像素点的灰度值进行插值运算 ,并提出了一种基于 IIR和 FIR数字滤波器的 3阶 B-样条插值法的高速实现方案 ;最后针对 2 5 6灰度级 ,2 5 6× 2 5 6像素的图像设计出一种基于 FPGA的高速、高质量的硬件图像旋转及显示系统     

高精度超声波流量计的设计

设计了一种基于现场可编程门阵列(FPGA)的非介入式高精度超声波流量计,利用FPGA的可编程特性、很高的工作频率及丰富的内部资源设计了包括高速计数器在内的数字信号处理模块,提高了系统的可靠性及测量精度。实验结果表明:超声波流量计测量精度完全达到了设计要求。     

基于FPGA的高性能可编程数据平面研究综述

可编程数据平面(PDP)一方面支持网络应用的卸载与加速, 给网络应用带来了革命性的发展机遇; 另一方面支持新协议、新服务的快速实现和部署, 促进了网络创新和演进, 是近年来网络领域的研究热点. FPGA因其通用的计算架构、丰富的片内资源和扩展接口提供了多种可编程数据平面的具体实现, 支持更广范围的应用场景. 同时, FPGA还为探索更通用的可编程数据平面抽象提供了可能. 因此, 基于FPGA的可编程数据平面受到了学术界与产业界的广泛关注. 首先分类别阐述基于FPGA的可编程数据平面(F-PDP)抽象. 接着, 介绍基于F-PDP快速构建网络应用的关键技术的研究进展. 之后, 介绍基于F-PDP的新型可编程网络设备. 此外, 从提升网络性能、构建网络测量框架以及部署网络安全应用这3个方面, 详细梳理近年来基于F-PDP的应用研究成果. 最后, 探讨F-PDP未来可能的研究趋势.     

基于FPGA的HEVC后处理CNN硬件加速器研究

针对高效视频编解码标准中后处理CNN算法在通用平台运行时产生的高延时缺点,提出一种基于现场可编程逻辑门阵列（FPGA）的后处理卷积神经网络硬件并行架构。提出的并行架构通过改进输入与输出缓冲的数据并发过程,调整卷积模块整体并行度,加快模块硬件流水。实验结果表明,基于本文所提出的并行架构设计的CNN硬件加速器在Xilinx ZCU102上处理分辨率为176×144视频流,计算性能相当于每秒360.5 GFLOPS,计算速度可满足81.01 FPS,相比时钟频率4 GHz的Intel i7-4790K,计算速度加快了76.67倍,相比NVIDIA GeForce GTX 750Ti加速了32.50倍。在计算能效比方面,本文后处理CNN加速器功耗为12.095 J,能效比是Intel i7-4790K的512.90倍,是NVIDIA GeForce GTX 750Ti的125.78倍。     

基于FPGA的指示空速测量系统的研究

介绍了一种基于现场可编程(逻辑)门阵列(FPGA)的指示空速测量系统的设计与实现,阐述了该测量系统的工作原理和硬件与软件设计。针对指示空速与动压的函数关系式,提出了基于插值法逼近的系统设计方案,逼近函数的相对误差小于0.1%。此外,基于FPGA的硬件平台具有很高的计算速度和准确性。测试结果表明:系统性能稳定,效率好,精度高,优于传统的测量装置。     

基于DSP和FPGA的被动声探测实时采集系统设计

为了给被动声探测技术研究提供实验验证平台,设计了一种可以进行实时数据采集和处理的系统方案.整个系统以数字信号处理器(DSP)和现场可编程门阵列(FPGA)为基本架构,由FPGA控制模数转换器(ADC)采集数据,通过USB 2.0电路将数据传送给个人计算机(PC),用于初期的离线验证;FPGA将采集到的数据通过外部存储器接口(EMIF)传递给DSP,用于实时处理.实验证明:系统实现了被动声探测中的实时数据采集、离线数据存储.数据采集与数据处理分别由不同处理器执行,提高了系统的响应速度与处理性能,能够满足探测系统的实时性要求.     

基于DSP+FPGA的LFMCW雷达测距信号处理系统设计

为解决计算量大的高精度线性调频连续波(LFMCW)雷达测距信号处理算法难以在线验证的问题,提出一种基于数字信号处理器(DSP)和现场可编程门阵列(FPGA)双核架构的雷达测距信号处理系统方案,并完成了软硬件设计和测距算法嵌入.设计方案以DSP为信号处理核心,FPGA为外围设备控制核心.采用C语言实现了基于相位匹配法的LFMCW雷达测距算法在DSP中的嵌入,采用VHDL语言实现FPGA功能模块.在线测距实验结果表明:各功能模块工作正常,基于相位匹配法的测距算法精度高.     

应用单片机和FPGA实现的地雷炸点测试仪

介绍便携式地雷炸点测试仪的硬件结构和软件流程以及FPGA的设计方案。将单片机和现场可编程逻辑器件FPGA结合运用，电路简单，控制容易，可靠性强。