DCME中的传真解调与再调制

主要对DCME中的传真解调、再调制技术进行了研究 ,针对基于ITU TV .2 9建议的 96 0 0b/s传真信号提出了一个全数字调制解调器模型 ,并给出了算法。在调制部分采用了符号成形法 ,较好地解决了频谱混叠的问题。该算法计算量小 ,具有较好的性能 ,易于DSP实现。     

DCME中的传真调解与再调制

主要对ＤＣＭＥ中的传真解调、再调制技术进行了研究,针对基于ＩＴＵ－ＴＶ．２９建议的９６００ｂ／ｓ传真信号提出了一个全数字调制解调器模型,并给出了算法。在调制部分采用了符号成形法,较好地解决了频谱混叠的问题。该算法计算量小,具有较好的性能,易于ＤＳＰ实现。     

DCME中传真解调的载波同步，定时提取研究

介绍了如何将判决反馈QAM载波恢复环技术，峰值检测法用于DCME（Digital Circuit Multiplica-tion Equipment，数字电路倍增设备）传真解调中的载波恢复和定时提取，并在此基础上提出了改进的联合解调算法。     

数字电路倍增设备中的传真解调与再调制

对DCME (数字电路倍增设备 )中的传真解调、再调制技术进行了研究 ,对基于ITU TV 2 9建议的 960 0bit/s传真信号提出了一个全数字调制解调器模型 ,并给出了算法。在调制部分采用了符号成形法 ,较好地解决了频谱混叠的问题 ,该算法计算量小 ,具有较好的性能 ,易于DSP (数字信号处理器 )实现。     

8DPSK传真信号解调/再调制的DSP实现

介绍了数字电路倍增设备(DCME)中8DPSK传真信号的解调／再调制技术。提出了一种适于DSP实现的非相干基带差分解调算法,采用该算法不需恢复相干载波即可实现8DPSK传真信号的全数字解调。另外根据8DPSK调制信号的空间矢量图的特点,提出了采用相位旋转的抽样判决方法,大大降低了抽样判决的运算量。最后简要介绍了利用基带信号的包络特征实现8DPSK传真信号解调位同步技术的原理和DSP软件的实现方法。     

数字电路倍增设备传真解调中自适应均衡器的设计与仿真

介绍了在DCME (数字电路倍增设备 )传真解调 /再调制模块中所采用的符号间隔判决反馈自适应均衡器的设计方法。在均衡器的设计中采用了最小均方准则的随机梯度算法 (LMS SG)。文中说明了系统模型的建立、算法仿真的过程 ,并给出了仿真结果。     

QAM调制解调系统中载波恢复算法的研究

本文首先介绍了QAM调制解调系统的基本原理框图，就解调中载波恢复的几种实现算法进行了讨论，软件仿真实现了4QAM（QPSK）的整个调制解调系统，并重点就载波恢复的几种算法进行了仿真比较，得出了相关结论。     

SDPSK的调制与解调

详细分析SDPSK（Symmetrical DPSK）的调制特性，提出一种基带编解码方法及定时同步方法。基带编解码器由开关、延时单元和逻辑运算单元构成，不涉及复杂运算；而定时同步方法，直接通过基带信号运算得到同步时钟，不需要锁相环，运算量小。因此，所提出的基带编解码方法和定时同步方法非常适合硬件实现。仿真结果验证了算法的正确性。另外，通过对解调器性能的测试，分析了算法的局限性及应用范围。     

数字GFSK调制解调的研究与实现

高斯频移键控（GFSK）是一种广泛应用于低数据速率的个人通信标准（如蓝牙）的调制方式。限于低功耗和低成本,GFSK收发机通常在模拟域设计。为了改进误比特率和提高不同的复杂设备之间的综合能力,数字GFSK解调技术应运而生。本文对数字GFSK调制解调算法进行研究与仿真,重点研究一种载波同步算法的实现。本文采用的这种载波同步方式是利用判决反馈差值补偿的方法来消除载波频率偏移。通过在MATLAB上进行仿真,在高斯白噪声环境中实现了理想误码率的GFSK传输仿真。     

无线电台的调制解调技术研究

长期以来,各种通信设备都是针对某种特定用途设定的,无论是通信体制、信息传输格式还是工作频段都各自为政。当需要进行联合通信时,由于互不兼容,设备间无法实现信息情报的快速沟通。目前无线电台的调制解调开始朝软件化方向发展,其优点在于可以在通用的硬件平台上,使用不同的软件来实现不同的信息传输格式和通信体制,通过软件的更新来实现电台的交互通信。文中主要对无线电台的调制解调技术进行研究,为无线电台的软件化发展提供参考。     

数字电路倍增设备低速率语音编码方案的选择

新一代数字电路倍增设备(DCME)中将采用更低速率的语音编码技术.文中介绍了几种ITU-T公布的低速率语音编码技术,对其时延、编码质量以及算法复杂度等进行了比较,最后就DCME的不同应用场合选择了适合的语音编码方案.     

用于12 bit 40 MS/s低功耗流水线ADC的采样保持电路

设计了一个可降低12 bit 40 MHz采样率流水线ADC功耗的采样保持电路。通过对运放的分时复用,使得一个电路模块既实现了采样保持功能,又实现了MDAC功能,达到了降低整个ADC功耗的目的。通过对传统栅压自举开关改进,减少了电路的非线性失真。通过优化辅助运放的带宽,使得高增益运放能够快速稳定。本设计在TSMC0.35μm mix signal 3.3 V工艺下实现,在40 MHz采样频率,输入信号为奈奎斯特频率时,其动态范围(SFDR)为85 dB,信噪比(SNDR)为72 dB,有效位数(ENOB)为11.6 bit,整个电路消耗的动态功耗为14 mW。