一种数字射频存储器的设计

数字射频存储器(DRFM)是现代雷达对抗中的重要部件,在电子对抗领域已得到广泛应用.首先简要介绍射频存储器的工作原理,接着给出一种数字射频存储器的硬件实现.鉴于宽瞬时带宽、高精度计算的需要,整个DRFM分为三部分来设计:高速数据采集、信号处理单元和高速DAC单元.最后指出工程实现中的几点注意事项.该DRFM已成功应用于某型号产品上,事实证明了该设计的可靠性、合理性.     

PCI Express总线接口板的设计与实现

当前,PCI Express总线以其串行点对点传输方式,传输速率高,扩展性灵活等特点广泛应用于台式机、笔记本电脑、服务器、通信、工作站的内置设备等领域.介绍PCI Express总线接口板的设计与实现.简要介绍PCI Express总线,采用PLX公司的PEX8311芯片实现接口设计,描述了方案的具体软硬件设计和实现.     

一种数据采集电路新的设计方法

本文基于某数据采集芯片提出了一种高可靠性数据采集电路设计方法,采用可编程逻辑器件（CPLD／FPGA）设计了时序控制电路,探讨了引起输出不稳定的原因,并提出了一些措施解决外部毛刺问题。     

一种新型的交流电源信号发生器的设计

介绍了交流电源信号发生器的基本原理,阐述了国内外有关交流电源信号发生器设计的基本方法,基于可编程逻辑器件（CPLD）设计实现了交流电源信号发生器,并给出了仿真及实验波形。     

一种去抖动延时可调键盘电路的设计

键盘电路设计中,选用不同的开关,对键盘去抖动延时时间长短要求就不同。文章给出了一个基于CPLD/FPGA设计的具有去抖动延时时间任意可调的键盘电路设计,通过调整外输入时钟脉冲周期的大小来调整去抖动延时时间的长短。     

一种实现异步显示屏的新方法

LED显示屏的实现技术已日趋成熟。本文介绍了一种新方法 ,即使用逻辑可编程器件ispLSI10 32E来实现一个单色异步屏 ,并给出了其在系统中实现逻辑所用的原理图及仿真结果     

一种高速数据采集系统的设计

介绍一种AD公司生产的AD9059型高性能、双通道数据采集电路。以AD9059为核心，以CPLD为基础，介绍一种双通道高性能的数据采集系统，并给出数据采集的主要软件设计流程。     

一种基于EDA与ISP技术的数字电路的设计

介绍了ISP技术的优点,并运用该方法设计了一个具体电路,给出其测试结果。     

一种高清晰度电视信源的实现方案

提出了一个基于可编程逻辑器件和快闪存储器的高清晰度电视信源实现方案,给出了硬件实现的详细说明,分析了其原理结构和优点,并证明它可作为多种数字视频解码系统的信源。     

雷达指令制导编码器的设计

采用80186单片机和ISP EPLD器件完成了雷达中用于导弹制导的无线电修正信号编码器的设计。本文介绍了该编码器的器件组成及软件的实现流程。     

关联比较器在雷达信号预分选中的应用

讨论了在现代密集复杂的电磁对抗环境中实现雷达信号分选预处理的三参数关联比较技术和FIFO缓冲电路的设计，介绍了已实现的纯硬件三参数并行关联比较器的内部原理和具体实现过程，并分别通过Altera公司的QuartusII和Mentor Graphics公司的Model Sim专业软件仿真验证了设计的正确性，基本上实现了雷达信号的纯硬件快速预分选，达到了实时性和可靠性的要求。最后介绍了分选预处理器在电子战中的三种应用：威胁信号检测、无用信号滤波和脉冲重复频率选择滤波。     

图文电视中大容量数字存储器的设计

提出了图文电视中的大容量数字存储器电路设计方案，详细描述了设计的基本思想和两个ＦＰＧＡ功能模块的具体实现，简要介绍了图文电视的基本概念。     

NPS-1数字神经元芯片的实现与应用

本文设计了数字神经元芯片NPS-1，其结构简洁，易于级联，用FPGA实现样片，集成度约一万门电路以阿拉伯数字识别和双向存储器为例，测试结果表明，该芯片设计、实现正确，同时结构简洁，适于实时处理的嵌入式神经网络应用系统     

一种软件化雷达定时器设计方法

以现场可编程门阵列为平台,提出一种通用定时设计架构,即软件化定时设计方法。它将定时程序划分为软件程序和硬件逻辑两部分,其中硬件逻辑采用定时产生子模块与合成模块实现通用化架构,软件程序为每个子定时配置位置与合成参数,从而实现复杂定时时序的产生。该方法可灵活、快捷调整定时时序,有效提升定时设计与调试效率。     

电子倍增CCD驱动电路设计

提供了一种针对电子倍增CCD(EMCCD)驱动电路的设计方案。通过FPGA编程产生符合EMCCD时序要求的信号波形,采用EL7457高速MOSFET驱动芯片对FPGA输出信号进行电平转换以满足EMCCD驱动电压要求,并由分立的推挽放大电路驱动高电压信号,输出电压20~50 V可调,像素读出频率达5 MHz。实验结果表明,该驱动电路能够使EMCCD正常工作输出有效信号。     

一种基于FPGA的DDR SDRAM控制器的设计

对DDR SDRAM的基本工作特性以及时序进行了分析与研究,基于FPGA提出了一种通用的DDR SDRAM控制器设计方案。在Modelsim上通过了软件功能仿真,并在FPGA芯片上完成了硬件验证。结果表明,该控制器能够较好地完成DDR SDRAM的读写控制,具有读写效率较高、接口电路简单的特点。     

基于System Generator的干扰模块设计

快速实现干扰算法和产生干扰信号是干扰机设计过程中重要的工程问题.基于此提出了基于System Gener-ator的干扰模块设计方法.通过Simulink和System generator搭建干扰算法电路,设计常用干扰样式,在现场可编程门阵列(FPGA)中直接生成电路设计.本设计方法可以快速生成干扰样式的电路,具有易复...     

一种DWDM光源混合式控制器设计

分析了数字控制器和模拟控制器在DWDM(密集波分复用)光源控制器设计中的优缺点,提出了一种混合式控制器的设计.该控制器的核心是模拟控制器,能够较好地保证系统的稳态精度.同时利用数字控制器对其进行监控,调整控制参数,保证DWDM光源的长期工作稳定.实验研究表明,该系统工作波长稳定性在0.005 nm以内,而且能够对系统参数漂移进行自校正.     

DSP处理器单粒子翻转率测试系统的研制

航天器及其内部元器件在太空中会受到单粒子效应(SEE)带来的威胁,因此航天用电子器件在装备前必须进行抗SEE能力的测试评估。针对传统测试方法存在的测试系统程序容易在辐照过程崩溃、统计翻转数不准确、单粒子闩锁(SEL)辨别不清晰和忽略内核翻转统计等问题,设计了一种测试系统,通过片外加载与运行程序从而减少因辐照导致片内程序异常的现象;通过片外主控电路统计被测电路翻转数使统计翻转结果准确;通过主控电路控制被测电路时钟供给排除因频率增加导致电流过大而误判发生SEL的情况;通过内核指令集统计内核翻转数。实验结果表明,该测试系统可以实时全面地监测数字信号处理器(DSP)的SEE,并有效防止辐照实验器件(DUT)因SEL而失效。     

基于仲裁器PUF的SRAM FPGA防克隆技术设计与实现

为保护电子设备中使用的静态随机存储器(SRAM)型现场可编程门阵列(FPGA)内部电路设计不被窃取,设计了用于SRAM FPGA的防克隆电路.该电路利用FPGA制造过程中的随机误差,提取每块芯片独一无二的ID.在此ID的控制下,被保护电路只能在指定的FPGA中正常运行,而在未指定的FPGA中运行时,无法产生正确的输出,从而达到防克隆目的.防克隆电路由使用仲裁器的物理不可克隆函数(PUF)、多数表决器、运算门阵列等三部分构成,其中仲裁器PUF电路用于提取ID,多数表决器起到提高输出稳定性的作用.最后在FPGA开发平台上证明了该电路的可行性.