FIR数字滤波器设计与仿真

针对数字信号处理技术对数字滤波的实时性和可靠性要求越来越高的问题,设计一种更高效可靠的数字滤波器成为必然.已有的有限冲激响应数字滤波器FIR通过传统的分布式算法实现在速度和资源占用方面上都存在着不足,因此,针对FPGA(field programmable gate array)的特点,采用表分割技术的分布式算法和Wallace Tree算法相结合的新型算法,减少了乘加器的使用.与传统的分布式算法相比,该技术可支持高达10亿次采样/s的输入数据,减少了32％的Slice资源占用量,达到了FIR数字滤波器处理速度更高、资源占用量更低的设计目标.     

基于EPGA的FIR滤波器设计与仿真

介绍了数字滤波器理论及其常见实 现方法的基础,提出了一种基于EPGA的高效实现方案''该方案采用对称结构,加法、乘法运算和级联技术,利EPGA 芯片Maxplus软件对该方案进行了仿 真验证。结果表明基于EPGA的实现方案速度快、实时性好%节省硬件资源,具有重要的工程应用价值。     

基于FPGA对称型FIR滤波器的设计与实现

在基于FPGA的对称型FIR数字滤波器设计中,为了提高速度和运行效率,提出了使用线性相位结构和加法树乘法器的方法,并利用Altera公司的FPGA开发软件QuartusⅡ进行仿真实现.实验结果表明,该方法和传统的移位相加乘法器和直接结构的FIR滤波器相比,这种方式在性能上有着明显的优势,具有使用逻辑单元少,执行效率高的特点.可以在以后的设计中作为子模块使用.     

基于FPGA的32阶FIR滤波器设计

研究了一种采用FPGA实现32阶FIR数字滤波器硬件电路方案;讨论了窗函数的选择、滤波器的结构以及系数量化问题;研究了FIR滤波器的FPGA实现,各模块的设计以及如何优化硬件资源,提高运行速度等问题.实验结果表明了该方法的有效性.     

基于MATLAB的FIR数字滤波器设计与仿真

数字滤波器是数字信号处理中的重要组成部分。数字滤波器分为有限脉冲响应数字滤波器(FIR)和无限脉冲响应数字滤波器(IIR)。介绍了利用窗函数设计FIR滤波器的方法，即根据给定的滤波器技术指标，确定有限长单位脉冲序列，通过选择滤波器的长度和窗函数，使其具有最窄宽度的主瓣和最小的旁瓣。并举例用MATLAB进行实现和仿真，指出基于Matlab环境下进行数字滤波器的设计简便易行。     

一类逻辑器件实现FIR数字滤波器电路模型

主要研究时域可编程逻辑器件(FPGA)上实现低通有限冲激响应(FIR)数字滤波器结构.在分析了FIR数字滤波器的基本理论的基础上,利用Matlab设计出原型滤波器,使用全串行分布式算法作为滤波器的硬件实现算法,外围辅以单片机电路和FPGA进行通讯,并且给出了详细的算法编程和仿真波形图.突破了并行处理与流水级数的限制,可以很好地实现信号处理的实时性.同时,开发程序的可移植性好,可以缩短开发周期;数据的配置灵活,可以应用到不同的场合.     

基于FPGA的抗混叠FIR数字滤波器的设计与实现

提出了基于FPGA的抗混叠FIR数字低通滤波器的设计与实现.利用Matlab和FDATool设计并确定FIR滤波器的系数,通过Altera DSP Builder和Matlab/Simulink完成滤波器模块的设计和仿真,DSP Builder可将设计好的滤波器模块直接转换成在FPGA上实现滤波器所需的VHDL语言,并在Quartus Ⅱ平台上进一步完成该滤波器的仿真和FPGA实现.最后对叠加有混叠频率成分的的电网电压信号进行滤波仿真,结果表明,滤波器符合设计要求.这种利用DSP Builder将Matlab和Quartus Ⅱ设计工具结合起来进行FIR数字滤波器设计的方法简单有效,所生成的滤波器模块可移植性好.     

基于FPGA的FIR数字滤波器的设计与实现

文章介绍了有限脉冲响应（FIR）数字滤波器的结构特点和基本原理,提出了一种基于FPGA的高效实现方案。该方案用Matlab工具确定滤波器的系数,然后用VHDL语言实现了16阶常系数FIR滤波器,并用MAX＋plusII软件对滤波器进行了逻辑仿真,结果满足滤波器性能指标设计要求。     

基于FPGA和DSP Builder的FIR数字滤波器设计

针对FIR数字滤波器的基本原理和结构特点,利用DSP Builder软件设计了一个低通的32阶FIR数字滤波器,并对此进行功能仿真,同时将该设计下载到FPGA中进行硬件测试。测试结果表明,采用该方法设计FIR滤波器简单易行,可缩短设计进程,设计出的滤波器性能稳定、可靠,达到了预期目标。     

平方根升余弦滤波器的设计与FPGA实现

为了提高平方根升余弦滤波器的性能,采用FPGA技术,基于CSD编码和分布式计算两种算法,分别提出相应的硬件电路设计,并在QuartusⅡ综合器中进行综合.结果显示采用分布式计算算法实现的平方根升余弦滤波器性能优于CSD编码方式.     

基于DSP／BIOS的数字滤波器设计与实现

用可编程DSP芯片实现数字滤波可以通过修改滤波器的参数十分方便的改变滤波器的特性。本文以TMS320F2812数字信号处理器为核心,用DSP／BIOS来实现滤波器的算法任务,介绍了基于DSWBIOS的滤波器开发过程,在DSK2812平台上实现了数字滤波器的功能,同时本文方法可推广用于需要进行数字信号处理的多任务软件开发。     

快速实现基于CPLD的多带数字FIR滤波器

介绍一种快速实现基于复杂可编程逻辑器件CPLD的FIR数字滤波器的方法．滤波器的系统参数用Madab信号处理工具箱中的滤波器函数确定，并以一个多带FIR滤波器的设计为例，对此方法进行了阐述与验证．在确定滤波器参数后，以MLTERA公司的可编程逻辑器件为载体，说明了此数字滤波器的CPLD实现方法与硬件结构，并对不同硬件结构对滤波器性能的影响进行了对比．     

数字指令通信系统FIR数字滤波器的设计

数字指令通信是针对强噪声等恶劣环境设计的通信系统,利用等波纹逼近法建立了有限冲击响应(FIR)数字滤波器模型,实现了数字指令通信系统的抗噪声设计,给出了在MATLAB与CCS环境下FIR数字滤波器的运行结果.结果表明:该方案性能稳定,效果良好,达到了预期的目的.     

基于FPGA的三相四线制APF数字低通滤波仿真

针对三相四线制APF谐波检测中低通滤波器影响检测精度和补偿效果的问题,分析了数字低通滤波器的类型、阶数、截止频率,采样频率对APF谐波检测效果的影响,选定二阶巴特沃思数字低通滤波器。提出将FPGA用于处理谐波检测,通过改进瞬时无功功率理论的I p-Iq谐波检测方法和合适的低通滤波器配置,解决电网负载不平衡问题。仿真结果表明：采用此方法,时延仅为200ns,对基波没有影响。     

基于FPGA的中频数字接收器设计

文章在介绍了中频数字接收理论,即低通采样理论、带通采样理论的基础上,给出了中频带通采样结构。设计了一种基于FPGA的中频数字接收器,该中频数字接收器具有1GHz的采样速率,8bit的分辨率。软件功能全部在FPGA内部实现,包括了串并转换、数字混频、FIR滤波等功能模块。由于该设计采用了FPGA作为信号处理器,其设计灵活及可编程等特点使得该设计具有较强的通用性,适用于工程应用。