支持边界扫描测试的电路设计

基于IEEE 1149.1标准制定的边界扫描技术能够对复杂电路进行测试,并诊断出硬件问题。首先介绍了边界扫描测试电路的基本结构,针对基于边界扫描的大规模集成电路的特点,论述了为提高电路板的可测试性而采用边界扫描技术进行设计时应注意的一些基本要点,另外,还给出了能够获得良好测试性设计效果的边界扫描电路的设计方案。     

一种基于边界扫描的FIFO测试方法

针对含先进先出存储器(FIFO)电路板故障检测的问题,提出一种基于边界扫描技术编写Macro对FIFO进行读写数据的测试方法,介绍边界扫描技术测试FIFO的基本原理。通过设计适配板,应用边界扫描测试工具ScanWorks,建立边界扫描链路,编写Macro测试代码,利用JTAG接口进行间接控制,实现对FIFO进行故障检测。给出了测试系统硬件框图、简述了适配板设计要点,提供FIFO电路连接图和软件流程图,并分析FIFO测试的完备性,最后还对FIFO进行了测试验证。     

边界扫描测试电路的设计

讨论了边界扫描测试电路的设计方法和电路的基本结构，并针对光纤通信系统中的32：1时分复用芯片设计了边界扫描电路，给出了模拟结果。     

边界扫描测试技术

边界扫描技术是一种标准化的可测试性设计方法,它提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案,极大地方便了系统电路的测试.介绍了边界扫描技术的原理、结构,讨论了边界扫描技术的应用.     

边界扫描测试技术的原理及其应用

边界扫描技术是一种应用于数字集成电路器件的标准化可测试性设计方法，他提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案，极大地方便了系统电路的测试。自从1990年2月JTAG与TEEE标准化委员会合作提出了“标准测试访问通道与边界扫描结构”的IEEE1149．1—1990标准以后，边界扫描技术得到了迅速发展和应用。利用这种技术，不仅能测试集成电路芯片输入／输出管脚的状态，而且能够测试芯片内部工作情况以及直至引线级的断路和短路故障。对芯片管脚的测试可以提供100％的故障覆盖率，且能实现高精度的故障定位。同时，大大减少了产品的测试时间，缩短了产品的设计和开发周期。边界扫描技术克服了传统针床测试技术的缺点，而且测试费用也相对较低。这在可靠性要求高、排除故障要求时间短的场合非常适用。特别是在武器装备的系统内置测试和维护测试中具有很好的应用前景。本文介绍了边界扫描技术的含义、原理、结构，讨论了边界扫描技术的具体应用。     

测试技术的飞跃--边界扫描技术

集成工艺的发展使传统测试方法面临着越来越大的困难，边界扫描技术正是为了解决这些困难而出现的一种完整的、标准化的可测试性设计方法，它提供了对电路板上元件的功能、互连及相互间影响进行测试的一种新方案，极大地方便了系统电路的调试。本将介绍边界扫描的原理，并对边界扫描技术的应用作一些讨论。     

应用边界扫描技术提高电路板可测试性的两种优化问题

边界扫描测试技术很好地解决了VLSI电路诊断、测试的困难问题，得到了广泛的应用。作者在查阅大量文献资料的基础上．总结出了边界扫描技术在提高电路板可测试性上的两种优化问题：即设计过程中设计复杂性和测试性改善的优化，以及在测试生成算法中紧凑性与完备性优化的问题，论文详细分析了这两种问题，分析比较了相关的优化算法，并对这两种优化问题未来的发展方向进行了预测。     

边界扫描测试的自适应完备诊断算法的优化

IEEE1149.1边界扫描机制是一种新型的VLSI电路测试及可测性设计方法,在边界扫描测试过程中生成合理的测试向量集是有效应用边界扫描机制对电路系统进行测试的关键。在分析传统边界扫描测试生成算法和W步、C步自适应测试生成算法的基础上,提出了一种改近的自适应测试生成算法。实验表明该算法具有完备的诊断能力和紧凑性指标较低的优点,是一种性能优良的完备测试生成算法。     

边界扫描技术及其在电路板级测试应用

介绍了边界扫描测试技术的基本原理,提出了边界扫描技术的板级测试策略和整体测试流程,并对扫描链路设计中的具体问题进行分析,最后结合可测试性设计提出了电路板设计时应遵循的原则.     

基于边界扫描技术的VLSI芯片测试系统的设计与实现

９０年代发展起来的边界扫描测试技术的推广应用引起测试设备和测试系统的重大变革，边界扫描测试技术正日益成为超大规模集成电路的主流测试技术，介绍一个基于边界扫描技术的ＶＬＳＩ芯片测试系统的设计思想、体系结构及硬件、软件的实现。     

电能计量芯片的数字系统设计及其仿真

简要介绍了电能计量芯片中有功功率计算的原理,并利用数字信号处理技术,对电能计量芯片中的数字部分进行了设计。提出了一种基于SPI的仿真平台,并用Verilog HDL对其进行了行为建模。利用此平台对所设计的数字系统进行了仿真并对仿真结果进行了分析。通过仿真研究证明,所设计的数字系统具有较高的计量精度。     

脉冲雷达高度表通用测试设备的设计

利用虚拟仪器技术可提高测试系统的灵活性和可扩展性。文中介绍了一种脉冲雷达高度表的通用测试设备的设计方法,以计算机和标准仪器为硬件平台,通过Visual C＋＋调用LabVIEW编写的控制标准仪器的动态库函数,可以对脉冲雷达高度表的工作电压、发射频率、接收频率、动作灵敏度、发射功率等参数进行测量。通过Visual C＋＋编写的界面程序可直接显示、打印、存储测量结果,可供以后查询。利用参数化设计技术和数据库建模知识,通过在参数表中增加记录和升级动态库函数可以方便地用该测试设备测试其他的脉冲雷达高度表。     

基于傅立叶变换频移特性的平面近场测试方法

为了满足快速和无相测试现场天线的需求,文中提出了一种基于傅立叶变换频移特性的平面近场测 试方法。该方法采用多探头技术,利用各个通道的移相,达到天线角域的移动,实现了任意指向角信号的采集,具有 测试快速、使用便捷的特点,特别适用于天线的大规模生产测试和现场测试等。对一个标准喇叭天线进行了平面近 场扫描测量,对比了用传统近场数据处理插值方式得到的和用频移性质得到的天线远场方向图(E 面)。实验显示, 该方法具有与传统近场测试方法相同的效果,能有效地测试天线方向图。     

嵌入式履带车辆主动轮应力测试系统的研究

针对履带车辆主动轮动态应力测试环境的恶劣和可测试性差的问题,采用电阻应变测试方法并结合存储测试技术,设计了一套可嵌入的微型存储测试系统。通过利用ANSYS仿真软件可得到静态载荷下主动轮轮毂的应力分布,选取在轮毂的两侧以半桥连接方式粘贴两个应变片。对于履带车辆的多种工况,采取多次随机触发采样模式,同时采用单片机和CPLD共同控制的方式对测试系统进行低功耗设计。经过试验表明,测量结果误差小于1%,达到了预期的结果。     

航天测量船通用测试平台设计

结合航天测量船特点,为了提高设备的维护保养和故障诊断效率,提升应急处置能力。在此采用基于虚拟仪器技术的方法,提出了测试平台的总体设计思想以及软硬件设计。针对种类繁多的测控设备,测试系统具有高度智能化和广泛通用性的特点,可完全应用于全测控网设备,夯实了测量船执行任务的基础。测试系统提供了友好的人机交互界面,使整个测试过程操作方便,获得较好的实际应用效果,拓展了任务准备的可操作性。     

基于电子元器件低频噪声特性和相关测试技术

基于电子元器件低频噪声特性测试中,针对影响低频噪声测量系统准确性的因素,提出了一种改进型的低频噪声测量方法,优化设计电子元器件低频电噪声测试系统,放大噪声测试部分噪声,并可以分析电子元器件低频噪声测试过程中的低频噪声特性,从而可以有效证实通过测试低频噪声,就能够验证电子元器件质量是否缺陷,分析电子元器件的使用可靠性.在...     

软件无线电标准符合性测试系统设计

随着软件无线电技术的迅速发展,越来越多厂家开展了基于软件无线电标准的技术研究和产品研制。由于各厂家对标准的理解不一致,研制软件产品的实现存在差异,导致未经符合性测试的软件之间不能相互兼容,需花费大量时间来进行波形移植开发和系统集成。针对该问题,提出了一种软件无线电系统标准符合性测试系统的实现方式,给出了系统测试内容、测试方法和实现方式,设计实现了一套软件无线电标准符合性测试系统,并进行了测试验证。测试结果表明,该测试系统可满足从单一软件产品到整机设备产品的符合性测试需求。     

基于FPGA 的移相时钟数字内插TDC电路设计与实现

为实现高精度航天设备时序信号的地面检测, 设计了一套基于现场可编程逻辑门阵列 (FPGA) 的专用地面 检测系统, 时间数字转换电路 (TDC) 是该系统的关键部件。该电路采用数字内插技术, 使用高频时钟直接计数进 行“粗”测保证检测系统量程, 再利用待测信号跳变沿锁存移相时钟电平状态进行“细”测提高测量精度。分析了测量误 差来源并提出了相应解决办法。实验结果表明, 该电路测量分辨率满足 0.2 ns 设计值, 重复性引起的测量不确定度小 于 0.1 ns。     

宽光谱光电系统多光轴平行性工程化测试方法研究

针对宽光谱光电系统多光轴平行性的工程化测试要求,设计一套光轴平行性测试的系统和方法。该系统采用离轴非球面折叠光路,设计出口径120 mm,焦距720 mm的平行光管,实现了轻量便携。采用模块化设计、多靶标集成技术,实现在同一光学系统里对红外、可见光、激光的光轴平行性测试。采用图像处理和自动控制技术实现多光轴平行性的定量检测,测量误差控制在0.1 mrad以内。经与CI测试系统对比测试,结果表明:光轴平行性测试一致性好,准确度高,具有工程化应用价值。     

组合电路内建自测试技术的研究

随着集成电路技术的发展,可测性设计在电路设计中占有越来越重要的地位,内建自测试作为可测性设计的一种重要方法也越来越受到关注。文中首先介绍了内建自测试的实现原理,在此基础上以八位行波进位加法器为例,详细介绍了组合电路内建自测试的设计过程。采用自顶向下的设计方法对整个内建自测试电路进行模块划分,用VHDL语言对各个模块进行代码编写并在QuartusII软件环境下通过了综合仿真,结果表明此设计合理,对电路的测试快速有效。