亚微米光刻与刻蚀工艺研究

采用三层胶光刻工艺及以ＳＦ＿６＋Ａｒ为反应气体的反应离子刻蚀工艺，实现了小于０．５０μｍ的图形转移，并将此微细加工工艺应用于０．５０μｍＣＭＯＳ集成电路的制做。     

存取时间为50ns的64MDRAM

存取时间为５０ｎｓ的６４ＭＤＲＡＭ日本东芝、日立、三菱电机公司分别推出快速６４ＭＤＲＡＭ。东芝采用０．４μｍ工艺，存取时间５０～７０ｎｓ。日立采用０．３μｍ工艺，存取时间５０ｎｓ，电源电压１．５Ｖ．三菱电机采用０．３μｍ工艺，存取时间５０ｎｓ，电源电...     

大长度,低损耗,红外传输As40S（60—x）Sex玻璃纤维的制备

业已制作出长５０ｍ，在１－６μｍ波长区传输的聚四氟乙烯包层和Ａｓ４０Ｓ６０玻璃包层Ａｓ４０Ｓ５５Ｓｅ５光纤，其最损耗分别为０．０９８和０．６５ｄＢ／ｍ。     

0．2μmCMOS门阵列

０．２μｍＣＭＯＳ门阵列日本ＮＴＴ公司采用ＳＩＭＯＸ（ＳｉｌｉｃｏｎＩｓｏｌａｔｉｏｎｂｙＩｍｐｌａｎｔｅｄＯｘｙｇｅｎ）工艺研制成功０．２μｍＣＭＯＳ门阵列。产品特点是低功耗和高集成度，其功耗是０．５μｍＣＭＯＳ门阵列的１０倍。产品的电路元件由波长...     

自对准Ti－SALICIDE LDD MOS工艺研究

本文着重研究了０．６μｍ自对准Ｔｉ－ＳＡＬＩＣＩＤＥＬＤＤＭＯＳ工艺技术．ＴｉＳｉ２的形成采用两步快速热退火及选择腐蚀完成，Ｔｉ膜厚度的最佳选择使ＳＡＬＩＣＩＤＥ工艺与０．２μｍ浅结相容，源／漏薄层电阻为４Ω／□．上述技术已成功地应用于０．６μｍ自对准Ｔｉ－ＳＡＬＩＣＩＤＥＬＤＤＮＭＯＳ器件及其Ｅ／ＤＭＯＳ３１级环形振荡器的研制，特性良好．     

0．05μmCMOS晶体管

０．０５μｍＣＭＯＳ晶体管据《ＳｅｍｉｃｏｎｄｕｃｔｏｒＷｏｒｌｄ》１９９５年第２期报道，日本松下电器的半导体研究中心已研究出制造０．０５μｍＣＭＯＳ晶体管的一套技术。该技术可制作０．１μｍ以下的ＰＭＯＳ，实现０．０５μｍＣＭＯＳ。门延迟时间达到１３...     

高速BiCMOS工艺研究

研究开发一种准２μｍ高速ＢｉＣＭＯＳ工艺，该工艺采用乍对准双埋双阱及外延结构。外延层厚度２．０－２．５μｍ，器件间采用多晶硅缓冲层局部氧化隔离，双极器件采用多晶硅发射极晶体管。利用此工艺试制出ＢｉＣＭＯＳ２５级环振，在负载电容ＣＬ＝０．８ｐＦ条件下，平均门延迟时间ｔｑｄ＝０．８４ｎｓ，功耗为０．３５ｍＷ／门，驱动能力 ０．６２ｎｓ／ｐＦ，明显ＣＭＯＳ门。     

1.3μm和1.55μm Si_(1-x)Ge_x波长信号分离器与Si_(1-x)Ge_x/Si应变超晶格探测器的集成

对１．３μｍ和１．５５μｍ波长的Ｓｉ１－ｘＧｅｘ波长信号分离器（ＷＳＤ）和Ｓｉ１－ｘＧｅｘ／Ｓｉ应变超晶格（ＳＬＳ）红外探测器的集成结构进行了系统的分析和优化设计．优化结果为：（１）对Ｓｉ１－ｘＧｅｘＷＳＤ，Ｇｅ含量ｘ＝０．０５．波导的脊高和腐蚀深度分别为３μｍ和２．６μｍ．对应于λ１＝１．３μｍ和λ２＝１．５５μｍ波长的波导脊宽分别为１１μｍ和８．５μｍ．（２）对Ｓｉ１－ｘＧｅｘ／ＳｉＳＬＳ探测器，Ｇｅ含量ｘ＝０．５．探测器的厚度为５５０ｎｍ，由２３个周期的６ｎｍＳｉ０．５Ｇｅ０．５＋１７ｎｍＳｉ组成．     

0.50微米LDD PMOS工艺研究

为了保证高可靠亚微米ＶＬＳＩ的实现，必须有效地抑制ＰＭＯＳ严重的热载流子效应。本文对０．５０μｍ ＬＤＤ ＰＭＯＳ工艺进行了研究，表明，ＬＤＤ可有效地克服ＰＭＯＳ的热载流子效应和短沟道效应，并对ＬＤＤ结构进行了老化分析，得到了ＬＤＤ ＰＭＯＳ的优化工艺条件，并将这优化的工艺条件应用于亚微米集成电路的制造。     

基于C54x DSP的数码相机和相关产品设计

ＴＩ定点ＤＳＰ的发展概况 １９８３年,美国ＴＩ公司的ＴＭＳ３２０１０ ＤＳＰ上市。３２０１０采用了３μｍ线宽的工艺,运算速度为ＳＭＩＰＳ,功耗为０．９Ｗ,即１８０ｍＷ／ＭＩＰＳ,价格约５００美元／片。当时的主要用途是做简单的语音编码,如ＩＴＵ—Ｇ．７１１和ＩＴＵ—Ｇ．７２１;还有做低速的 Ｍｏｄｅｍ,如 ＩＴＵ－Ｖ．２１。 １９８９年,ＴＩ公司推出了ＴＭＳ３２０Ｃ５０,采用０．８μｍ线宽工艺,速度为４０ＭＩＰＳ,功耗降至１２．５ｍＷ／ＭＩＰＳ,价格降至１５美元／片。ＣＳＯ大大扩展了ＤＳＰ的应用范围,…     

蓝光半导体碳化硅──材料、器件和工艺

碳化硅（ＳｉＣ）是目前主要的蓝光半导体材料之一，国际上已初步实现了ＳｉＣ蓝光发光二极管的产业化。目前商品器件工作电压３．０Ｖ，工作电流２０ｍＡ时，发射波长４７０ｎｍ，功率１８μＷ，工作电流５０ｍＡ时，辐射功率可达３６μＷ。最近的实验研究发现，采用ＳｉＣ和氮化镓的合金制成的ＬＥＤ可大幅度提高发光效率，其发射功率的实验室水平已达８５０ｍＷ。文中从ＳｉＣ材料特性、ＳｉＣ发光器件及ＳｉＣ材料、器件工艺等几方面入手，综述了ＳｉＣ作为蓝光半导体材料及其器件和工艺的研究进展。     

一种硅基集成微晃动马达

本文介绍一种硅基集成微晃动马达．该微马达的制作工艺非常简单，主要包括四次光刻（共三块版）、两次ＬＰＣＶＤ多晶硅膜淀积和两次ＬＴＯＳｉＯ２膜淀积．微马达转子和定子由厚度为４．２μｍ的多晶硅膜形成，转子与定子之间的空气间隙为２．０—２．５μｍ，转子的半径为４０—５０μｍ．初步测量结果表明，微晃动马达的最低驱动电压为４９Ｖ，最高转速估计可达６００ｒｐｍ。     

高速BiCMOS工艺研究

研究开发了一种准２μｍ高速ＢｉＣＭＯＳ工艺，采用自对准双埋双阱及外延结构．外延层厚度为２．０～２．５μｍ，器件间采用多晶硅缓冲层局部氧化（简称ＰＢＬＯＣＯＳ）隔离，双极器件采用多晶硅发射极（简称ＰＳＥ）晶体管．利用此工艺已试制出ＢｉＣＭＯＳ２５级环振电路，在负载电容ＣＬ＝０．８ｐＦ条件下，平均门延迟时间ｔｐｄ＝０．８４ｎｓ，功耗为０．３５ｍＷ／门，驱动能力为０．６２ｎｓ／ｐＦ．明显优于ＣＭＯＳ门．     

半导体技术研发速度加快

尽管去年半导体界不景气,业界研发技术却未曾停歇,一些主要的科技甚至提前一年实现。美国半导体协会（ＳＩＡ）在１９９７年所制订的半导体技术发展蓝图中,６３个表格就有近一半表格需要修改。负责订立ＳＩＡ蓝图的主席Ｇａｒｇｉｎｉ表示,１９９８年更新版的ＳＩＡ技术蓝图将向前修正一年。例如,０．１３μｍ工艺的ＤＲＡＭ量产,已由公元２００３年提前至２００２年,而０．１０工艺也由原先的２００３年,提前了一年,其他０．０７μｍＤＲＡＭ技术以及０．５０的微处理器（ＭＣＵ）,也提前一年到２００８年。同时,ＳＩＡ的制订技…     

索尼开发0．18μm工艺的光刻技术

索尼开发０．１８μｍ工艺的光刻技术索尼公司已开发出用于０．１８μｍ工艺的光刻技术。近几年来数字化及多功能设备对大规模、高密度器件及专用集成电路（ＡＳＩＣ）单个芯片的需求大大增加，这就使得光刻技术转向短波长曝光光源，光源也由ｉ线转向准分子激光，同时倾斜...     

150万门的ASIC

１５０万门的ＡＳＩＣ日本ＬＳＩ逻辑公司推出一组５００ｋ系列的ＡＳＩＣ，它包含三个品种，门阵列ＬＣＡ５００ｋ，１００万门；封闭固定连接陈列ＬＥＡ５００ｋ，单元基区ＬＣＢ５００ｋ，１５０万门。该公司采用３Ｖ、０．５μｍＣＭＯＳ工艺、栅长０．３５μｍ、４层...     

深亚微米半导体器件制造的最新工艺及设备

介绍了深亚微米（０．３５／－．２５／０．１８μｍ）半导体器件制造的最新工艺及设备，包括新一代ＣＭＯＳ工艺、ＦＯＮＤ工艺、ＰＳＭ技术、电子束光刻工艺、Ｘ射线光刻工艺、Ｃｕ互连技术和圆片老化筛选工艺及设备。     

NEC开发出了0．07μm线宽的CMOS大规模集成电路

ＮＥＣ开发出了０．０７μｍ线宽的ＣＭＯＳ大规模集成电路ＮＥＣ开发成功了１６ＧＤＲＡＭ千兆位的动态存储器工艺需要０．０７μｍ的线宽，ＮＥＣ制成了在１．ＳＶ电压和低持续电流条件下延迟时间为１６．７ＰＳ的超高速动态存储器。该成果是在去；年６月召开的ＶＩＳＩ...     

双注入多晶硅发射极高性能BiCMOS技术研究

研究了一种ＢｉＣＭＯＳ新技术，基区和发射区均通过发射极多晶注入，使形成的基区更浅，更窄；通过等平面氧化形成的鸟嘴，将版图设计中３．０μｍ，的发射极条宽“挤”为２．０μｍ左右。提高了器件性能。在器件结构及工艺设计中，中能提高工艺的兼容性，简化工艺。     

深槽隔离技术中硅的反应离子刻蚀

本文叙述了在反应离子刻蚀（ＲｅａｃｔｉｖｅＩｏｎＥｔｃｈｉｎｇ）系统中采用无碳含氟原子刻蚀气体（ＳＦ＿６，ＮＦ＿３）对硅的深槽刻蚀；分析了真空压力、射频功率、气体组合及其流量和电极温度对刻蚀速率、刻蚀剖面的影响；并根据实验结果，绘出了刻蚀速率与以上物理变量的函数关系曲线；得到刻蚀速率０．５～０．７μｍ／ｍｉｎ，糟宽≤５．０μｍ，深度大于６．０μｍ，横向腐蚀小于１．５μｍ的各向异性刻蚀剖面。本研究技术将应用于超高速ＥＣＬ分频器电路，双极高可靠抗辐射加固稳压器件和ＢｉＣＭＯＳ模拟电路的实际制作中。