基于FPGA的无刷直流电机控制系统设计

该文叙述了一种基于FPGA NIOS实现的无刷直流电机实时控制系统方案.利用FPGA设计PWM模块和控制模块进行电机速度控制,使系统外围电路简单;通过测量电机的霍尔传感器输出信号的脉宽计算出电机的速度:采用FPGA内嵌的软核处理器NIOS II进行增量PID算法控制,使系统的实时性增强.实验表明该系统硬件和软件设计合理,有很好的可靠性和实时性.     

一种FPGA的嵌入式可重构机器人控制系统

提出一种基于FPGA的可重构嵌入式微处理器控制系统.在FPGA中嵌入两个Nios II 软核,用VHDL语言编写用户自定义组件.在一个由Nios II软核组成的处理器上实现PWM信号生成、编码器信号处理以及多电机同步伺服运算等,在另一个处理器实现机器人任务管理.该控制系统针对微小型爬壁机器人的控制系统设计,不仅具有良好的实时多任务处理能力,而且具有可重构的特点,因而可应用于一类微小型机器人控制系统以提高其设计的灵活性.     

基于FPGA的虚拟逻辑分析仪的设计与实现

介绍一种基于FPGA芯片的虚拟逻辑分析仪,它由信号调整电路、采样模块、触发模块、通信模块、数据处理模块(NIOS II软核)以及总线接口等组成,实现了8路并行采样,其采样速率可以达到100MS/s。     

基于SOPC的望远镜多策略控制器设计

基于NIOS II为核心的可编程片上系统(SOPC),设计可重构的SOPC硬件配置和控制软核,将简单文件传输协议服务器扩展为专门的传输写入服务器,完成远程在线导入多个SOPC硬件配置和控制软核,并制定硬软件远程切换流程,从而实现基于FPGA3C25的多策略控制器设计。在大型望远镜控制系统中的成功应用验证了该设计的可行性。     

基于SOPC的工业机器人控制系统

本文主要对烟叶搬运三自由度工业机器人的控制系统进行了设计和研究.该系统主要包括两个模块,第一个模块在NIOS II软核内用软件来完成三个关节运动轨迹的生成及实时运动的动态校正.第二个模块在FPGA内以硬件方式来完成机器人的三个直流电机的位置控制功能.实际调试结果表明,该控制系统切实可行,有利于进一步的设计和扩展.     

NIOS II处理器中定制指令的设计与实现

概要介绍NIOS II处理器,详述NIOS II处理器中定制指令的硬件实现和软件接口.并结合实例说明在进行SOPC设计时,可以把强实时软件算法或费时的软件计算作为定制指令,加入到NIOS II处理器指令集中,提高系统性能.     

基于Nios Ⅱ的PWM控制电路设计

本文详细论述了基于Altera Nios Ⅱ软核处理器的PWM控制电路的设计方法,介绍了系统设计的各个步骤.该电路在一块基于Altera Cyclone Ⅱ FPGA的SOPC Board评估板上实现,完全满足设计要求.本文对基于NIOS II进行系统设计具有实际参考价值.     

环形工业以太网交换机的实时性设计

介绍了一种基于FPGA的环形工业以太网交换机的实时性系统设计方案。针对环形工业以太网的特点,以FPGA的NIOS软核为核心,采取软件CPU与硬件控制电路协同配合工作的方法,并利用FPGA的硬件电路可高速并行工作的特点,实现了实时的数据帧转发处理。可保证采用此交换机方案的环形总线的通信周期小于40μs,满足NCUC-BUS现场总线协议对理想通信周期的要求。     

基于Avalon总线的计数器接口IP核设计及应用

在控制领域,随着基于FPGA的NIOS Ⅱ软核处理器的广泛应用,NIOS Ⅱ的Avalon总线与外设的接口IP(知识产权)核的研究就显得很有价值.该设计结合FPGA实现了编码器脉冲的整形、滤波、倍频、鉴相、计数和锁存功能,然后运用Verilog语言完成了计数模块与Avalon总线的接口IP核设计,最后采取SOPC(可编...     

基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计研究

介绍了利用NIOSⅡ软核处理器设计嵌入式测试系统的两类系统架构,详细讲述了基于NIOSⅡ软核处理器的嵌入式测试系统软硬件设计方法;最后结合EP2C8Q-208C8型FPGA芯片,利用Verilog语言描述A/D芯片的工作时序逻辑,利用NIOSⅡ软核处理器设计串口处理单元,将A/D采集的数据通过串口发送到计算机显示。实践表明,利用NIOS II软核处理器设计嵌入式测试系统,具有开发周期短,系统集成度高,功能灵活多样等特点,与传统利用单片机设计嵌入式测试系统相比,具有时钟频率高、运行速度快、调试方便等特点,是一种值得推广的嵌入式测试系统设计方法。     

动态重构硬件加速中的性能开销建模

近年来,随着可重构计算方法和可重构硬件特性的不断演进,基于FPGA动态部分重构技术构建运行时可重构加速器已经成为解决传统加速器设计中硬件资源限制问题的重要途径.然而,区别于传统静态重构加速器,FPGA的动态重构开销是影响硬件加速整体性能的重要因素,而目前尚缺少能够在可重构硬件设计的早期阶段进行动态重构开销精确估算的相关...     

μC/OSII在MicrochipMCU上的移植

μC/OSⅡ是一个完整的,可移植、固化、裁减的抢占式实时多任务内核。本文着重介绍了μC/OSⅡ嵌入式操作系统内核在MicrochipPIC18F452单片机上的移植方法和实时应用程序的设计方法。     

信号实时采集系统的最佳并行线程数的研究

为解决多核环境下,信号采集系统的数据处理实时性问题,提高波形数据采集和数据显示速度,提出使用裸线程构建数据采集模块和数据处理模块的最佳线程分配数量的最优线程分配算法,其目的在于合理分配线程给各个模块,达到系统的最佳性能。该算法基于生产者-消费者模式、操作系统多线程时间片轮转调度策略,根据各模块的工作量酌情调节线程比例,使应用程序达到最高加速比。实验表明,在双核环境下,该最佳线程数算法计算出最佳线程组合,使采集波形数据和数据显示合理并行化,相对于其他的线程组合分配方式完成程序花费的时间更少,提高了系统加速比、运算性能以及实时性。通过最优线程分配算法,提供了最优的线程数量分配方案,提高并行程序执行效率,减少了不必要的线程开销,提高了波形信号采集实时性。     

实时工业以太网无线通信节点的设计与实现

实时控制网络是新型网络化、智能化工业装备的重要支撑技术。在研究POWERLINK实时工业以太网协议的基础上,以FPGA为核心,设计和实现了一个实时无线通信嵌入式硬件节点。其中,以FPGA作为实时网络协议栈处理单元,采用并行接口与主控单元实现高速数据交互,并基于典型射频模块实现无线数据传输接口,可支持高速无线数据传输。通过所集成POWERLINK IP核的实时链路层管理机制,实现了工业网络中多节点间数据的无线实时传输。     

HW/SW for an intelligent transducer network based on IEEE 1451 standard

This work describes a hardware/software co-design system development, named IEEE 1451 platform, to be used in process automation. This platform intends to make easier the implementation of IEEE standards 1451.0, 1451.1, 1451.2 and 1451.5. The hardware was built using NIOS II processor resources on Alteras Cyclone II FPGA. The software was done using Java technology and C/C++ for the processors programming. This HW/SW system implements the IEEE 1451 based on a control module and supervisory software for industrial automation.     

并行处理在计算全息中的应用

根据菲涅尔计算全息循环迭代算法,得到了一种适合VHDL硬件描述语言的计算全息算法,将并行处理的思想引入到计算全息技术中,提出了一种基于FPGA并行处理的计算全息图实现方法,提高了运算速度。最后通过仿真得到了计算全息图,并成功再现,结果证明该方法可以实现计算全息图的制作。     

基于NIOS Ⅱ的嵌入式网络接口设计

阐述了基于NIOS Ⅱ软核处理器和以太网控制芯片RTL8019AS的网络接口设计.简要介绍了基于FPGA的SOPC(System On Programmable Chip,简称可编程片上系统)技术,给出了网络接口的软硬件的设计和实现.此设计增强了系统的灵活性,并且结构简单适应于不同应用领域对接入网络的需求.     

CAN总线与以太网互连系统

为了实现以太网与CAN总线的数据交换,构建了一个基于嵌入式的CAN总线与以太网互连系统.系统硬件平台以LPC2119 ARM7为核心,包括由ENC28J60构成的以太网接口模块、CAN接口模块、HMI接口模块;系统软件平台使用了实时操作系统μ C/OS-Ⅱ和嵌入了LwIP协议栈,并用VC++设计了上位机人机界面.实验调...