高分辨率视频图像处理中SDRAM控制器的设计

本文介绍了一种基于FPGA的用于高分辨率视频图像处理的SDRAM控制器的设计方法。通过设置SDRAM的工作状态,使其工作在猝发模式。在视频时序信号控制下,用多行连续的SDRAM存储空间,存取视频数据。并在数据接口部分增加FIFO,缓存一行视频,在像素时钟控制下,实现视频数据实时的存储和读取。通过改变相关参数,能对所有VESA分辨率视频流进行操作。具有通用性强、系统复杂度低、可靠性高、可扩展等特点。在某型号的机载大屏显示器系统中,用该SDRAM控制器实现了图像的翻转等功能,也验证了该控制器的实用性。     

视音频延时器用大容量FIFO的设计

介绍视音频延时器用大容量FIFO的设计,大容量FIFO的设计采用了SDRAM代替双口RAM,并采用FPGA设计双口SDRAM控制器.该FIFO也可用作高速数据采集系统的数据缓冲.     

实时视频采集系统的SDRAM控制器设计

描述了一种在PAL→VGA的实时视频采集系统中图像数据处理的方法.针对实时视频采集系统一般使用2片SDRAM进行乒乓缓存的方式,给出一种使用一片SDRAM的不同BANK进行乒乓操作的相对容易实现的SDRAM控制器设计方法.该方法通过充分利用SDRAM的切换BANK存取操作并采用指令计数的方式进行读写状态转换,在PAL→VGA实时视频采集系统中实现了利用一片SDRAM进行图像缓存.它在实时视频采集系统中图像数据处理方面,具有良好的应用价值.     

一种简易SDRAM控制器的设计方法

针对SDRAM操作繁琐的问题,在对SDRAM存储器和全页突发式操作进行研究的基础上,提出一种简易SDRAM控制器的设计方法。该设计方法充分利用全页式高效率存取的优点,对SDRAM进行配置、全页突发式读写时,操作方便。在实现SDRAM的快速批量存储方面,具有良好的应用价值。     

基于FPGA的多路数据实时捕获实现

文中主要介绍了一种以SDRAM为存储器的,同时实现多路实时捕获模块的设计方法。在本设计中,根据SDRAM的工作原理,采用FIFO对多路前级数据进行实时缓存,然后通过FPGA内部的SDRAM控制器对SDRAM进行分时多路存储的方法,实现了在一片SDRAM中多路数据的同时捕获,并给出了具体实现过程。通过在经过仿真验证和硬件平台的实践验证更进一步证明了方法的可行性。     

一类基于AMBA总线的SDRAM控制器设计

提出一类SDRAM控制器的设计方法,针对SDR SDRAM的突发特性,采用数据预读取机制提高SDRAM的读取效率,同时又加入了写指令FIFO消除读缓存带来的负面影响.并且以该控制器在AHB总线的集成为例,实现了控制器在SoC中的应用.功能仿真和FPGA验证均表明本设计能够准确高效地实现对SDR SDRAM的访问控制.     

多FIFO灵活定制SDRAM控制器设计

针对SDRAM控制器设计复杂且可复用性低的特点,基于VerilogHDL提出了一种简单且可灵活定制异步FIFO的SDRAM控制器实现。图像预处理时经常会用到SDRAM来作为缓存,SDRAM的工作频率很高,所以一般会用异步FIFO缓存数据匹配它的频率,但是每次都重新设计FIFO的控制显然太繁琐。本设计结合FPGA的特点一方面简化SDRAM的控制时序提高了系统性能,另一方面在控制器中嵌入多路异步FIFO,当面对不同的设计需要时只需给设计关心的异步FIFO加载上数据、时钟、深度以及地址则可。既节约了逻辑资源又实现了重复使用的目的为后续设计节省了时间。     

高速海量SDRAM控制器的实现方案

在高速实时或非实时信号处理系统当中,为了实现对数据缓存必须要使用大容量存储器.由于SDRAM具有的诸多优点,从而成为数据缓存的首选存储介质.文章通过介绍sDRAM的存储体结构、主要控制时序和基本操作命令,并且结合实际系统需要,给出了一种用FPGA实现的通用SDRAM控制器的方案.通过SDRAM实现大容量的高速数据缓存具有明显的优势,而使用可编程器件实现SDRAM控制器则使之具有更高的灵活性,应用前景也十分广阔.     

一种用于高速数据采集的SDRAM控制器

同步动态随机存储器(SDRAM)在数据存储领域得到广泛的应用。针对一项基于PCI总线的高速数据采集系统提出了一种基于FPGA的SDRAM控制器的实现方法,FPGA中采用模块化设计方法。详细介绍了SDRAM控制器的组成结构和各模块功能,重点解决了SDRAM的刷新控制和空满检测问题,并对其进行了仿真验证,给出了全页读写模式下SDRAM的仿真时序图。仿真结果表明,SDRAM控制器实现了对SDRAM的读写操作,满足器件时序要求,完成了高速数据的大容量存储。     

基于FPGA的高速大容量异步FIFO的实现

为了实现测试光纤陀螺仪的大量的数据采集,提出了一种基于FPGA的高速大容量异步FIFO控制器的实现方法,分析了所用SDRAM的特点和工作流程,设计出了实现这种控制器的方法。最后给出了SDRAM控制器的写数据仿真结果图。此设计基本满足了测试光纤陀螺仪数据采集和数据存储的要求。设计中采用SDRAM作为FIFO缓冲器,利用FPGA实现对SDRAM的控制。这种方法通用性好且成本低,可以应用在任何一种有大容量数据缓冲要求的系统中。