软件/开发工具

正新型验证工具推进FPGA和SoC中高速串行收发器的评估JNEye链路分析工具提供了验证和电路板级全套设计工具。JNEye支持设计人员迅速方便的评估高速Altera FPGA和SoC中的高速串行链路性能。该工具结合了统计链路仿真器的速度优势和时域波形仿真器的精度优势,是一种新的混合行为仿真方法。JNEye工具经过优化,支持Altera 10代系列产品,为用户提供了评估Altera下一代FPGA和SoC收发器链路性能的平台。     

基于FPGA的软硬件协同仿真平台的数据通路设计

针对当前SoC设计过程中仿真速度过慢的问题,基于PLI机制,设计了一种能够有效支持基于FPGA的软硬件协同仿真平台的数据通路.其中PC端利用仿真工具和winsock API构建了激励产生和传输的下行通路,在FPGA端,利用Microblaze组成的SoC建立仿真数据加载和结果反馈的上行通路,同时两端通过以太网实现物理传输.最后,上述方案在Xilinx开发板实现,实验结果表明,该设计能够有效提高仿真效率并且能够支持大规模SoC的软硬件协同仿真,同时具有硬件开销小、通用性强等优点.     

基于8051核的数字电路系统验证技术

SoC设计的重要特征是IP集成,但是不同IP模块的集成给SoC验证工作带来大量的问题.文中基于8051核的总线构建一个8位SoC设计验证平台,该平台可重用IP模块的激励文件,并利用现有的EDA工具对不同设计阶段进行软硬件协同仿真,大大减轻系统验证的工作量.     

一种基于SoC的I2S控制器的设计与实现

本文介绍了 一种基于SoC的I2 S控制器硬件设计,通过SoC的CPU可将I2 S控制器配置为Master或Slave,16/24/32bit采样位等,该I2S控制器支持常用8KHz、48KHz等常用音频采样频率,利用verilog硬件描述语言实现整体设计,并利用仿真编译工具对硬件功能进行验证,SoC可通过该模块可实现...     

新型验证工具推进FPGA和SoC中高速串行收发器的评估

JNEYe链路分析工具提供了验证和电路板级全套设计工具。JNEYe支持设计人员迅速方便的评估高速AlteraFPGA和SoC中的高速串行链路性能。该工具结合了统计链路仿真器的速度优势和时域波形仿真器的精度优势，是一种新的混合行为仿真方法。JNEye工具经过优化，支持A1tera10代系列产品，为用户提供了评佶Altera下一代FPGA和SoC收发器链路性能的平台。     

模拟/混合电路SoC的设计难题

激烈的市场竞争正驱使数字和模拟单元集成到日益复杂的SoC平台上。尽管对于数字设计，借助自动设计工具可继续满足Moore定律的预测，但数字和模拟电路经常矛盾的要求，以及两者集成到混合信号SoC的实际困难，在设计中日益突出。本文将讨论一些关键的设计和实现问题以及可行的折衷方案，同时介绍高性能模拟与数字电路集成到同一SoC的范例：在大的数据交换系统(Large-switch)中使用，能工作在1.2、2.5和3.125G的复串器/解复串器(SerDes，串并器) 宏单元(macros)。在SoC上设计和实现高性能混合信号电路包括四个方面：电路设计、电路布图…     

支持H.264高清编解码器的片上系统MG3500

MG3500 SoC是支持H.264高清编解码器的片上系统,内部集成一个嵌入式ARM926处理器,支持高清H.264编解码、MPEG-2解码和JPEG编解码.介绍了MG3500 SoC的主要性能特点、引脚排列、主要接口功能及在DVR上的应用,以及MG3500 SoC及其周围器件的硬件设计,提出了在设计中应注意的问题.     

一种在电路SOC验证接口设计方法研究

SoC已经成为嵌入式系统设计中的关键器件,验证又是SoC设计的关键环节,占用SoC设计过程中60%以上的时间.专用测试设备及JTAG接口等主流SoC验证手段不便于SoC在系统联调时的验证.本文介绍了一种在电路SoC验证接口的设计方法,这种验证方法弥补了主流SoC验证方法在系统验证的不足,提高了SoC验证的效率.     

Altera交付14.0版QuartusII软件,其编译时间缩短了四倍

正Altera公司近日发布Quartus II软件14.0版——FPGA业界性能和效能首屈一指的软件。Altera的这一最新版软件编译时间比竞争设计工具套装平均快出2倍,保持了FPGA和SoC设计的软件领先优势。Quartus II软件14.0版支持用户更高效的迅速实现FPGA和SoC设计。最新版包括新的快速重新编译特性,对设计     

中国IP/SoC产业发展策略研究

技术研究和市场趋势均表明以IP复用为基础的SoC设计越来越成为IC设计的主流方法,当前我国IP/SoC市场方兴未艾,亟待政策引导和支持.在本文中,分析了影响我国IP/SoC产业发展的种种因素,提出了推进产业健康、持续发展的思路和具体举措,展望了我国IP/SoC产业的未来.     

基于CIockExplorer的时钟树插入技术研究

随着SoC芯片设计复杂度的日益增加,芯片内部时钟设计也越来越复杂。基于华大九天SoC时钟设计工具ClockExplorer对SoC芯片内部模块进行了时钟树插入技术的系统研究,使用ClockExplorer工具进行时钟树综合,并进行门控时钟的插入和时钟拓扑结构的优化,从而验证国产EDA工具的功能。     

无线传感器网络SoC休眠唤醒机制的设计实现

在网络节点SoC中常用的低功耗策略是提供休眠唤醒支持.首先分析了电路功耗产生机理的基础上,采用关闭时钟和关闭电源的两种不同的休眠工作模式及为实现它们的双电源供应结构,讨论了其中的支持休眠唤醒机制的供电模块设计、数据保持和隔离设计和MAC时钟恢复问题,最后利用可配置的协处理器和双振荡器设计以实现缩短唤醒时间.     

一种多模视频解码SoC的运动矢量预测器设计

设计一种可应用于多模视频解码SoC的运动矢量预测器,能灵活支持MPEG-4 AVC/H.264和AVS视频编解码标准.介绍了设计特点,并以Xilinx Virtex2系列XC2V6000为目标器件进行仿真,结果表明该设计能正确支持1080i 50 Hz高清码流的实时解码.     

CoCentric系统设计、仿真与实现

集成电路已经发展到了SoC(System on Chip)时代，在系统设计领域就需要有相应的EDA工具的支持。CoCentric就是由Synopsys公司推出的SoC系统设计的EDA工具。CoCentric系统设计流程是由综合和验证这两个并行的流程组成的。综合着重实现从系统设计到最后硬件语言描述实现的过程；而验证则通过系统仿真来保证在综合过程中，系统的功能保持一致。文末还详细介绍了一个用CoCentric设计的SoC信息安全芯片的系统设计，并讨论了如何在这一系统中进行软硬件的划分。     

基于APB总线的SPI控制器的设计

随着以IP核复用为基础的SoC设计技术的发展,SoC的规模不断扩大,片上各个模块之间的通信问题越来越突出。本文描述了一个可用于传感器网络核心芯片中的SPI接口模块的设计。该设计可灵活配置为主从机模式,同时配置主机时可以支持对基带控制器的操作;最后,通过详细的功能验证表明,该设计能满足SPI通信协议,性能可靠。     

Tensilica增强Xtensa系列

Tensilica日前宣布完成对其Xtensa可配置处理器系列（Xtensa 7和Xtensa LX2）进行的升级,添加新硬件选项和软件增强工具,使其适合更多SoC（片上系统）设计工程师的需求。添加功能包括支持新型、更小通用寄存器文件、一个新型整数乘法器和除法器运算单元、2种新AMBA（高级微控制器总线架构3．0）总线桥,以及一款易用的新配置工具,该工具可分析C／C＋＋源代码,     

支持H．264高清编解码器的片上系统MG3500

MG3500SoC是支持H．264高清编解码器的片上系统,内部集成一个嵌入式ARM926处理器,支持高清H．264编解码、MPEG-2解码和JPEG编解码。介绍了MG3500SoC的主要性能特点、引脚排列、主要接口功能及在DVR上的应用,以及MG3500SoC及其周围器件的硬件设计,提出了在设计中应注意的问题。     

基于用户的IP核评测方法

在SoC设计中,IP的使用可以缩短设计周期、降低设计风险,已经成为SoC设计不可缺少的部分.IP共性技术,包括IP保护、IP评测是IP核使用中面临的重要问题.针对以上两个问题提出了综合的解决方案,提出了在IP打包过程中对IP进行评测的方法,搭建了兼容主流EDA工具的IP打包评测平台,并在此平台上完成了一款8051核的打包评测.     

一种基于电流源模型的SoC电源分析与验证方法

随着半导体技术的进步,SoC设计日益复杂和向低功耗方向发展,电源网络的设计日益关键。因此可靠的电源分析和验证结果已经成为向Foundry交付设计数据的先决条件之一。本文分析了SoC电源设计中存在的潜在问题,给出了业界适用的设计、验证方法,并以工程设计为例,给出层次性SoC设计中电源设计、验证的相关流程。     

一种基于电流源模型的SoC电源分祈与验证方法

随着半导体技术的进步，SoC设计日益复杂和向低功耗方向发展，电源网络的设计日益关键。因此可靠的电源分析和验证结果已经成为向Foundry交付设计数据的先决条件之一。本文分析了SoC电源设计中存在的潜在问题，给出了业界适用的设计、验证方法，并以工程设计为例，给出层次性SoC设计中电源设计、验证的相关流程。