基于大点数FFT的OFDM系统调制解调实现

在实际应用的OFDM系统中,实现在高速信号传输中数据的FFT处理尤为重要。研究OFDM系统在N很大的情况时的调制解调的实现,以N=4096点为例,提出一种大点数FFT硬件实现的设计思想,并通过Matlab仿真验证可行性。     

CCS上FFT运算的实现

FFT运算是数字信号处理技术的基础,DSP经常要用到FFT的运算,但FFT算法程序的编写调试费时费力。TI公司提供了以TMS320C28x系列芯片为基础的CCSFFTLibrary库函数,该库函数专门用于FFT运算,使在TMS320C28x系列芯片上实现FFT变得容易,本文就在CCS软件仿真器模式情况下对FFTLibrary库函数进行介绍并就使用方法进行说明。     

用GA优化模糊控制器及其应用

用遗传算法优化模糊控制器的隶属度函数,得到优化的模糊控制器。在遗传算法设计方面,采用十进制基因编码,减少了译码的麻烦,避免了常规情况下以二进制形式编码的染色体物理意义不明显和在交叉、变异操作中容易破坏本身特性的缺点。给出了一种比较实用的交叉、变异和选择的方法,不仅使得种群进化的操作计算变得简单,而且既保留了染色体中好的特性又优化了不良的染色体。全部程序由Matlab编程实现。针对某货船,将优化后的模糊控制器在Matlab的Simulink中进行了多种情况下的仿真研究。此外,对于种群规模、进化代数对模糊控制器性能的影响也做了对比的仿真研究。由仿真结果可知,遗传算法能够有效地提高模糊控制器的性能。     

基于改进GA的一类多层NN的程序设计与实现

本文在论述了快速遗传算法和神经网络的基本思想以及将两者结合来解决非线性问题的方法后，详细探讨了其程序设计和基于C语言程序实现中的一些问题。文中还讨论了遗传神经网络的程序设计中的一些关键技术；最后，将本文与文献[3]作了对比并提出结论。     

用GA 求解动态联盟中伙伴选择的多目标优化模型

描述了动态联盟中的伙伴选择问题，针对以活动网络形式组织的项目，建立伙伴选择的多目标优化模型，实现项目失败风险最小化和项目费用与拖期惩罚总额最小化，并利用带自适应移动线技术的遗传算法，求得问题的整个非劣解集合或近似集合。计算结果证明了算法的有效性和模型的实用性。     

异构计算系统的任务调度算法SMT=GA

给出一种对异构计算系统进行任务映射与调度的遗传算法－ＳＭＴ－ＧＡ算法。首先对ＨＣＳ任务调度问题作出形式描述,然后分别介绍ＳＭＴ－ＧＡ算法的总体框架,染色体设计,从染色体获得调度方案的方法,染色体适合度函数设计,交叉与变异遗传算子设计等。     

TMS320F2812 DSP的FFT运算和DCT实现

介绍了快速傅里叶变换(FFT)算法的原理,利用DSP实现了FFT算法,利用TMS320F2812 DSP内部的ADC模块与事件管理器的定时器实现信号的实时采集。分析了DSP中数据采集ADC的功能。基于CCS调试软件显示了输入输出信号波形。在CCS环境下,采用C语言编程,实现了FFT算法和离散余弦变换。     

一种基于GA的移动机器人模糊规划方法

提出了一种基于GA的移动机器人模糊路径规划器规则的在线自动创建、提取与优化方法,仿真实验表明该法有较好的适用性。     

脉冲多普勒雷达中补零FFT与折叠FFT的性能比较

脉冲多普勒雷达中相干脉冲数经常不是2的整数幂,当进行FFT时需要尾部补零或脉冲折叠。本文推导了补零FFT与折叠FFT的解析关系,发现抽取前者的偶数号频点得到后者;计算了两种FFT的跨越损失,因为上述抽取关系,折叠FFT的跨越损失更大。另外,在统计意义上补零FFT的虚警数是折叠FFT的2倍,为使两者的虚警数相同,要求补零FFT的检测门限高于折叠FFT的检测门限。计算发现,两个门限仅相差0.16～0.32dB。     

大型直线稀疏阵列的迭代FFT算法优化

提出了一种基于迭代FFT算法的大型直线稀疏阵列(可放置阵元的栅格数为1 000)的旁瓣电平优化方法,并给出了详细的优化步骤。在给定的旁瓣约束条件下,利用阵列因子与阵元激励之间存在的傅里叶变换关系,对不同的初始随机阵元激励分别进行迭代循环来降低稀疏阵列的旁瓣电平。在迭代过程中,根据稀疏率将阵元激励按幅度大小置1置0来完成阵列稀疏。仿真实验证明了该方法的高效性和稳健性。     

基于FPGA的FFT计算方法研究

由于目前对快速码捕获速度的要求越来越高,而目前使用比较普遍的码捕获方法是基于FFT的快速码捕获.因此开发出一种快速简单实用的FFT计算方法势在必行.利用FPGA的丰富资源以及灵活的IPCore功能,使设计流程大大简化,为实现FFT算法提供了一种方便快捷的方法.仿真和实验结果证明,该方法准确可靠,计算速度快.     

FFT和小波变换在信号降噪中的应用

信号降噪是指滤除信号的高频噪声从而使信号尽量接近真实值,这是信号处理的关键环节.在分析FFT和小波变换的基础上,采用这两种方法对加入随机噪声的信号进行降噪处理,并在MATLAB平台上仿真实现.用基于信号降噪的两大准则对两种降噪结果进行分析,表明小波变换在该信号的降噪处理中有明显的优势.     

一种高速并行FFT处理器的VLSI结构设计

在OFDM系统的实现中,高速FFT处理器是关键。在分析了基4按时域抽取快速傅立叶变换(FFT)算法特点的基础上,研究了一种高性能FFT处理器的硬件结构。此结构能同时从四个并行存储器中读取蝶形运算所需的4个操作数,极大地提高了处理速度。此结构控制单元简单,便于模块化设计。经硬件验证,达到设计要求。在系统时钟为100MHz时,1024点18位复数FFT的计算时间为13滋s。     

FFT处理器的FPGA设计方法

本文阐述了FFT的原理及FFT处理器的结构，深入分析了算法实现过程中数据传输的特点，在一般的实现结构上做了改进，主要介绍利用FPGA及状态机设计方法实现FFT算法，给出了FFT处理器中每个模块的具体设计方法。     

一种高速定点FFT处理器的设计与实现

提出了一种高速定点FFT处理器的设计方法,此方法在CORDIC算法的基础上,通过优化操作数地址映射方法和旋转因子生成方法,每周期完成一个基4蝶形运算,具有最大的并行性。同时按照本文提出的因子生成方法,每个周期可生成3个旋转因子,且硬件实现简单,无须额外的ROM资源。整个系统采用Xilinx公司的XCV2P30仿真,系统频率达到了130MHz,对于1k点16位的复数FFT需要9．8μs,16k点需要221μs,优于目前绝大多数已有的FFT处理器。     

利用CORDIC算法在FPGA中实现可参数化的FFT

针对在工业中越来越多的使用到的FFT,本文设计出了一种利用CORDIC算法在FPGA上实现快速FFT的方法。CORDIC实现复数乘法比普通的计算器有结构上的优势,并且采用了循环结构的CORDIC算法大大节约了硬件资源。在FFT的结构上采用了2个16点FFT的计算模块来实现蝶形计算。通过地址控制器和RAM的配合,可以完成8点至2048点的虚部实部均为16位的FFT计算。     

FFT算法的一种基于FPGA器件的实现

目前,基于51等系列单片机控制系统由于加入新算法的需求,面临着"升级"的问题.本文结合要求加入FFT算法的一个项目.提供了一种升级方案.同时本文给出了一种FFT算法的具有异步接口的实现.     

基于FPGA的通用FFT处理器的设计

介绍了一种通用的可以在低端或是高端的FPGA上实现N（N=2M,M=2,3,4…）点FFT变换的方法。设计采用基4布斯编码算法和华莱士树算法设计完成了16X16位有符号数并行乘法器,并采用此并行乘法器为核心设计了FFT算法中的基-2蝶形运算单元,设计了串并转化模块、并串转换模块、移位选择模块、溢出检测模块和地址与控制模块等其它模块,并以这些模块和FPGA内部的双口RAM和ROM为基础组成了基-2FFT算法模块。整个模块采用基-2时域抽取,顺序输入,逆序输出的方法;利用Modelsim完成了FFT模块的前后仿真;利用Matlab编写了用于比较仿真结果和Matlab中FFT函数产生的结果的程序,从而验证了仿真结果的正确性。该模块最后能够在Cyclone EP1C6Q240C8型FPGA上稳定运行在60MHz。整个FFT模块能够在183μs左右完成1024点的16位定点复数FFT运算,能够满足一般工程的要求。该方法也可以用于实现更低点数或是更高点数的FFT运算。