提升亚微米Si CMOS器件性能的新技术———应变Si技术

详细介绍了应变Si技术产生的起因及特性、应变Si器件的优势、应变 Si器件应用中存在的问题并对应变 Si技术的市场应用前景作了简单的介绍。     

纳米CMOS电路的应变Si衬底制备技术

应变硅衬底材料——弛豫SiGe层作为应变硅技术应用的基础,其质量的好坏对应变硅器件性能有致命的影响。综述了近年来用于纳米CMOS电路的各类弛豫SiGe层的制备技术,并对弛豫SiGe层中应变测量技术进行了简单的介绍,以期推动应变硅技术在我国芯片业的应用。     

局部化混合晶向应变硅CMOS结构及其制备方法

描述了混合晶向技术原理以及各种硅衬底晶向的反型层中载流子迁移率特性,分析了应变硅技术对载流子迁移率的增强机理,介绍了DSL这种应变硅技术的工艺实现方法。提出了将混合晶向技术和应变硅技术两者有机结合以提高载流子迁移率的局部化混合晶向应变硅基本思路,分析了基于该基本思路的局部化混合晶向应变硅CMOS结构及其电学性能。最后详细描述了局部化混合晶向应变硅CMOS结构工艺流程,为开发高性能、低功耗CMOS集成电路提供了一个科学合理的工艺制备方法。     

锗硅选择性外延在应变技术中的应用

多年以来,沿着摩尔定律的途径,人们一直采用对金属氧化物半导体场效应晶体管（MOSFET）进行等比例微缩来增加器件速度的方法。然而在晶体管尺寸达到65nm以后，常规的微缩方法遇到了以短沟道效应为核心的一系列问题。当器件进一步微缩，随着电流密度的增大，迁移率的提升成为保持晶体管性能的关键．因为电源电压被等比例缩小以降低芯片的动态功耗。     

基于硅的锗外延技术实现高性能CMOS器件

相对于采用选择性锗硅外延的应变硅而言，基于锗工艺制造的PMOS能够进一步提高其驱动能力。将适当的锗前驱物安装在标准硅外延设备上就可以生产锗硅（GOS）晶圆。     

应变硅pMOS晶体管沟道应变的有限元研究

通过有限元方法,研究了一种采用SiGe源漏结构的pMOS晶体管中硅沟道的应变及其分布情况,模拟计算结果与利用会聚束电子衍射方法测量得到的数据能够较好地吻合,验证了模拟模型及方法的正确性。结果表明:提高源漏SiGe中的Ge组分、减小源漏间距、增加源漏的刻蚀深度和抬高高度,能有效增加沟道的应变量,为通过控制应变改善载流子迁移率提供了设计依据。     

延伸摩尔定律的应变硅技术

应变硅已成为延伸摩尔定律(Moore's Law)的重要技术手段之一.综述了应变硅技术的发展及趋势.首先,从物理理论上分析了应变对硅沟道迁移率的影响;然后介绍了现有的各种应变硅技术;最后,分析了应变硅技术的发展趋势.     

注氧绝缘体上硅结构CMOS器件特性

本文研究了在不同氧剂量下,由氧注入绝缘体上在(SOI)衬底制得的CMOS器件的特性。结果表明,当氧剂量由2.25×10~(18)cm~(-2)减少到1.4 ×10~(18)cm~(-2)时,晶体管结泄漏电流改善了几个数量级。浮体效应(即在较低的栅电压下晶体管的导通状态,当漏极电压增大时,亚阈值斜率也大为改善)由于泄漏电流和氧剂量的减少而得到增强。采用1.4×10~(18)cm~(-2)氧剂量注入,并在1150℃退火的SOI衬底,其背沟迁移率比无沉淀物硅薄膜的迁移率降低了几个量级。这些器件特性与硅-氧化物埋层界面的微结构相关,这种微结构受氧注入及氧注入后退火的控制。     

应变硅NMOS晶体管沟道应变的模拟研究

建立了一种基于硅/锗硅异质结构的应变硅NMOS晶体管的有限元模型,通过模拟研究了沟道区的应变分布及其与器件参数的关系。结果表明,提高锗硅虚拟衬底中锗的摩尔组分、减小应变硅层厚度,可以增加沟道应变。此外,应变量还随器件结构长度的增加而增加。研究结果可为应变硅器件的设计、工艺优化提供参考依据。     

体硅CMOS集成电路抗辐射加固设计技术

首先介绍了空间辐射环境,并对各种辐射效应及其损伤机理进行分析。然后对体硅CMOS集成电路的电路结构、抗辐射加固技术和版图设计抗辐射加固技术进行探索。测试结果表明,采用版图加固抗辐射技术可以使体硅CMOS集成电路的抗辐射性能得到明显提升。     

应变Si沟道CMOS中的离子注入工艺

为避免应变Si沟道(Strained Si channel)CMOS工艺中的高温过程,通过选择合适的离子注入能量和剂量,采用快速热退火(RTP)工艺,制备出适合做应变Si沟道CMOS的双阱及源漏.霍尔测试得表面电子迁移率为1117cm2/V·s,载流子激活率为98%;原子力显微镜测试表明应变Si表面RMS为110 nm;XRD测试虚拟衬底SiGe弛豫度达96.41%;源漏结击穿电压为43.64V.     

与标准CMOS完全兼容的硅基LED器件模拟

采用工业标准 0 6 μmCMOS工艺设计了以反向击穿硅 p n结为基础的光发射器件 .讨论了该器件的光发射机理 .利用商业模拟软件对器件的工作特性进行了模拟 ,包括器件的正向和反向I V特性、p区掺杂浓度对击穿电压的影响以及门电压对器件发光强度的调制特性的影响等 .结果表明该器件是一种很有前途的硅发光器件 ,在光互连等领域具有广阔的应用前景.     

与标准CMOS完全兼容的硅基LED器件模拟

采用工业标准0.6μm CMOS工艺设计了以反向击穿硅p-n结为基础的光发射器件.讨论了该器件的光发射机理.利用商业模拟软件对器件的工作特性进行了模拟,包括器件的正向和反向I-V特性、p区掺杂浓度对击穿电压的影响以及门电压对器件发光强度的调制特性的影响等.结果表明该器件是一种很有前途的硅发光器件,在光互连等领域具有广阔的应用前景.     

Research on Electric Field Confinement Effect in Silicon LED Fabricated by Standard CMOS Technology

The wedge-shaped and leaf-type silicon light-emitting devices(LED)are designed and fabricated with the Singapore Chartered Semi Inc.’s dual-gate standard 0.35μm CMOS process.The basic structure of the two devices is N well-P+ junction.P+ area is the wedge-shaped structure,which is embedded in N well.The leaf-type silicon LED device is a combination of the three wedge-shaped LED devices.The main difference between the two devices is their different electrode distribution,which is mainly in order to analyze the application of electric field confinement(EFC).The devices’ micrographs were measured with the Olympus IC test microscope.The forward and reverse bias electrical characteristics of the devices were tested.Light measurements of the devices show that the electrode layout is very important when the electric field confinement is applied.     

标准CMOS工艺下Si光电探测器的模拟与设计

设计了与标准CMOS工艺兼容的硅双光电探测器,并从理论上计算和分析了其绝对光谱响应.0.5μm CMOS工艺条件数值模拟结果显示,在无抗反射膜情况下该探测器在400～900nm波长范围内响应度都在0.2A/W以上,尤其是在短波长处效果比一般的探测器要好.还就反向偏压以及CMOS工艺中介质与钝化层等因素对探测器响应度的影响进行了讨论.     

Strained Interface Defects in Silicon Nanocrystals

The surface of silicon nanocrystals embedded in an oxide matrix can contain numerous interface defects. These defects strongly affect the nanocrystals’ photoluminescence efficiency and optical absorption. Dangling‐bond defects are nearly eliminated by H₂ passivation, thus decreasing absorption below the quantum‐confined bandgap and enhancing PL efficiency by an order of magnitude. However, there remain numerous other defects seen in absorption by photothermal deflection spectroscopy; these defects cause non‐radiative recombination that limits the PL efficiency to <15%. Using atomistic pseudopotential simulations, we attribute these defects to two specific types of distorted bonds: Si‐Si and bridging Si‐O‐Si bonds between two Si atoms at the nanocrystal surface.     

纳米CMOS集成电路设计技术和发展趋势

论述了日美等国纳米CMOS集成电路半导体制造工艺的现状和发展趋势,分析说明国外半导体制造技术的战略和发展状况;结合90 nm CMOS工艺设计的超大规模SOC芯片的实践,对纳米CMOS集成电路设计技术进行分析;阐述SOC设计面临的技术难题,并对今后的发展趋势进行了预测。     

二维CMOS风速计集成控制电路研究

一种适用于二维CMOS风速计的集成控制电路,是采用恒温差的控制模式,能同时测量风速和风向。在简单介绍了该风速计的测量原理之后。主要介绍了恒温差控制电路的电路指标。方案选择,并给出了电路结构。通过SPICE模拟并经24所制造和后续的测试,最后给出了流片的静态测试结果。从静态特性看能满足我们的测试要求,并为下一步的动态测试莫定了基础。