一种简易逻辑分析仪的设计

为减低成本,本文介绍了一种基于MCS-51系列单片机和普通示波器组成的简易逻辑分析仪。它采用D/A转换器产生16级输入信号的门限电压,输入信号通过单片机中进行采集、存储、处理,再通过D/A分时输出,同时多踪显示在示波器上。     

高速逻辑分析仪产品化设计的关键技术

就笔者所承担型号项目"逻辑分析仪"的开发研制中的若干关键技术进行论述,着重阐述其系统设计的虚拟仪器概念与原理、基于低速器件的高速数据采集技术、基于软件设计的数据窗定位技术、以及基于系统调试与产品生产考虑的可测性设计.工作为我国高速逻辑分析仪的开发和生产奠定了基础.     

虚拟逻辑分析仪的设计与实现

本文介绍了一种虚拟逻辑分析仪的工作原理及其软硬件设计,该仪器采用图比化编程语言LabVIEW设计,文中对虚拟逻辑分析仪的功能及软件开发设计作了详细介绍。     

逻辑分析仪触发设计及应用的研究

本文对逻辑分析仪的触发功能和应用方法进行了介绍。针对应用逻辑分析仪触发功能捕获复杂信号的难点,对内触发功能提出了一种渐进式的高级触发序列设计方法;对外部触发的触发输入和触发输出功能分别进行了说明,讲解了如何利用外部触发功能,使用或配合其他测试仪器进行同步测试工作。文章结合电路调试实例分别对逻辑分析仪的内、外触发功能应用进行了详细的说明。     

基于Labview的虚拟逻辑分析仪设计

介绍了虚拟平台下虚拟仪器的开发,并用LabVIEW软件结合WAVE-f数据采集卡设计实现了一款虚拟逻辑分析仪,该逻辑分析仪具有定时、状态分析功能,降低了仪器的价格,增强了仪器的通用性。实际使用结果表明,逻辑分析仪精度和稳定性都能满足使用要求。     

基于USB接口的虚拟逻辑分析仪的设计

传统的逻辑分析仪结构复杂,体格昂贵.介绍了基于USB接口的虚拟逻辑分析仪的设计思想与方法,利用PC机实现了逻辑分析仪的显示、分析、控制等功能,降低了硬件电路设计难度和成本、提高了可靠性和性能;采用"MCU FPGA"实现了信号的触发、缓存和传输控制,并且通过USB接口与PC机连接,提高了信号采样速度.重点阐述了基于USB接口的虚拟逻辑分析仪的硬件、软件系统设计.应用结果显示,该方法有效可行.     

基于双CPU逻辑分析仪的设计与实现

以双CPU为核心,由数字信号发生模块、8路逻辑信号采集模块、8路波形显示和存储模块构成,此样机可完成对数据信号的采集、调整、处理、判断和显示,满足数据域测试和逻辑分析的要求,是一种经济适用的测试仪器.     

混合信号示波器中的逻辑分析仪模块设计

本设计采用可编程逻辑的设计方法,对传统数字存储示波器进行了扩展,以数字示波器为平台,在硬件上只增加逻辑通道的条件下,完成了双通道数字示波器和16通道逻辑分析仪的基本功能,能够有效地满足工程师们对多个模拟、数字信号同时进行探测和分析的需要。     

基于CPLD的多路串行通信系统的研究与设计

本文介绍了利用ARM和CPLD的多路串行通信系统的设计方案,详细研究了系统的串行接口、GPS硬件设计,并对CPLD程序设计和串行驱动程序设计进行了深入的叙述。     

简捷实用的新型除锈剂

介绍了一种具有除油、除锈、防锈一次完成功能的ＭＸ－１水基金属防锈除锈剂。     

简易矢量网络分析仪设计

简易的智能化网络分析仪采用低功耗32位ST公司Cortex-M3内核ARM微控制器STM32F103进行控制,由正交扫频信号源、低通滤波器、乘法器、ADC模数转换、波形显示等功能模块组成,能对测量的数据进行处理。通过键盘设置STM32输出控制字和数据控制专用集成DDS芯片AD9854产生两路频率的正交信号。两路正交输出的信号经椭圆滤波器满足电压控制可变增益放大器vca822构成的放大器后得到幅度可以调节的两路正交信号。正交信号I路接RLC网络,得到一路带衰减和相移信号,由两个芯片AD835构成两路模拟乘法器分别与I路和Q路信号相乘,由STM32内部两路12bit的A/D采集,分析处理后有液晶屏显示幅频、相频特性曲线、电压增益、-3d B带宽值等功能。     

基于PC机的虚拟逻辑分析仪的设计

逻辑分析仪的测试对象是数字系统中的数字信息，其结构复杂，成本较高。所述的是基于虚拟仪器概念的虚拟逻辑分析仪的设计思想和方法，由于部分硬件功能软化而使硬件电路大为简化，从而降低了仪器成本，提高了逻辑分析仪的可靠性和性能。重点阐述了基于PC机的虚拟逻辑分析仪的硬件电路设计和软件设计部分。     

基于VXI总线的逻辑分析仪模块设计

提出了一种基于VXI总线的逻辑分析仪模块的设计原理与实现方法,介绍了深存储与快速传输以及VXI寄存器基接口的实现原理,给出了其实现方案.按照该方法设计的逻辑分析仪模块实现了大容量数据采集与快速传输.     

基于USB总线的逻辑分析仪设计

提出了基于USB总线的逻辑分析仪的设计原理与实现方法,介绍了逻辑分析仪的基本结构,给出了用FX2实现的USB总线接口方案.按照该方法设计的逻辑分析仪能够实现大容量数据采集与快速传输.     

一种基于FPGA／SOPC的逻辑分析仪设计

设计一种基于FPGA/SOPC的逻辑分析仪器,通过自定义的软核把各个外围功能部件和数字逻辑电路连结在一块FPGA中,在Nios-II软核的控制下自动实现32个通道、100 MHz采样速率、256 K存储深度的逻辑信号的采集、触发、存储及显示等功能.文中详细介绍逻辑分析仪的SOPC设计思想和实现原理,同时叙述了采样和数据存储电路以及触发核中序列触发的设计方法.实践表明,该设计方法是有效和切实可行的.     

一种基于FPGA的数字逻辑分析仪的设计和实现

设计和实现了一种基于MCU FPGA的逻辑分析仪.该逻辑分析仪的逻辑信号门限电压可在0～5 V范围内按256级变化,精度达到0.01V.数字信号发生器能重复输出8路频率为100±0.5 Hz且可预置的循环移位逻辑信号序列.测试结果表明该系统稳定精确,操作简单、成本低等特点,具有广阔的应用前景.