基于EP1C6Q240C8的视频监控多路转接逻辑设计与实现

采用Altera的FPGA芯片EP1C6Q240C8,设计和完成视频监控系统中多路视频信号输入情况下的数据缓存、信号格式转换等多路转接逻辑.系统具有灵活、实用和可扩展等特点,市场前景广阔.     

一种表面压力数据记录器的设计与实现

介绍了一种基于FPGA的多路差分信号数据记录器.表面压力传感器输出的差分信号经仪表放大器AD623放大后经ADC转换成数字信号.由FPGA作为主控制器并最终将数据存储到FLASH芯片中.该数据记录器分多个记录区,可连续多次试验.记录器采用锂电池供电,功耗低,可靠性高.     

基于软核Nios Ⅱ的SOPC数据采集系统的设计

从自主研发的角度,介绍了一种基于Nios Ⅱ软核处理器的高速多路数据采集系统的设计和实现过程,并说明了SOPC系统开发的一般流程以及系统软硬件架构的设计;该系统采用AD522芯片实现了信号放大,采用AD976进行数模转换,采用K6T1008C2C-L进行数据存取,采用USB接口芯片ISP1581与工控机进行通讯.FPGA芯片采用ALTERA公司的EP2C5F256C8;该系统是以PFGA为核心,体现了SOPC系统集成度高、灵活性强的特点,并能缩短产品的开发周期.     

基于DSP的异步串行通讯系统设计

利用DSP器件-TMS320C5416以及异步串行通讯器件-ST16C654实现了系统间多路数据的异步串行通讯,为系统中存在的各个分系统提供信息传输纽带.TMS320C5416的高速运算速度以及庞大的数据吞吐量为系统提供稳定的运算平台,ST16C554为系统扩展多路异步串行通讯端口,外部FLASH器件为系统程序提供存储空间,而电平转换芯片以及电源转换芯片则为系统提供外部接口需要的电平格式以及芯片工作所需要的各种电源幅值.     

基于FPGA的高速多通道数据采集系统设计

介绍一种基于FPGA的数据采集系统的设计,以CycloneⅡ系列的EP2C35F484芯片为主控单元,配合模数转换芯片ADS7825和USB传输控制芯片CY7C68013,并结合外围电路实现了采集系统。基于QuartusⅡ9.0平台,实现了对ADS7825芯片和CY7C68013芯片的控制与通信,并采用Verilog硬件描述语言,实现了系统的仿真,给出了系统核心模块的时序仿真波形图。经测试,系统实现了对多路模拟信号的采集,具有良好的稳定性、快速性。     

基于软核Nios II的SOPC数据采集系统的设计

从自主研发的角度,介绍了一种基于Nios II软核处理器的高速多路数据采集系统的设计和实现过程,并说明了SOPC系统开发的一般流程以及系统软硬件架构的设计;该系统采用AD522芯片实现了信号放大,采用AD976进行数模转换,采用K6T1008C2C-L进行数据存取,采用USB接口芯片ISP1581与工控机进行通讯,FPGA芯片采用ALTERA公司的EP2C5F256C8;该系统是以PFGA为核心,体现了SOPC系统集成度高、灵活性强的特点,并能缩短产品的开发周期。     

基于S3C44B0的岩土工程多路数据采集器设计

针对岩土工程对现场数据采集的精度和速度提出了更高的要求,该文以S3C44B0处理器为核心,辅以必要的外围电路,设计了一种上位机监控的多路数据采集器。采用ADS8505芯片进行AD数据采集,达到16位的精度;采用电子开关CD4067芯片扩展输入通道,实现了16路信号的数据采集;通过RS-485方式与PC机进行数据通信,实现上位机对采集器的控制和数据的处理显示,进而设计出了高精度、高分辨率、多通道的数据采集系统。     

基于黑匣子的多通道语音压缩编码实现

语音信号的数字化传输,一直是通信的热点之一,随着电子与计算机技术的不断发展,采用低速率语音编码技术进行语音传输已成为可能,并在铁路、电力、军事以及第三代移动通信系统等领域中得到广泛应用.提出了一个基于TI公司的定点DSP芯片TMS320C5416和ITU-T G723.1双速率语音编解码算法标准的多路语音实时记录系统的实现方案.在对算法标准C源代码深入分析的基础上,根据芯片性能特征对算法的实现进行了优化,并给出了最终结果.     

基于FPGA和EMIFA的SPI控制器系统设计

为了在现有C6000系列DSP芯片上扩展多路SPI外围设备,提出了一种基于FPGA和EMIF接口的多路SPI控制器系统方案。该方案采用C6000系列DSP上的EMIF接口与FPGA进行数据交互,扩展出多路SPI控制器。在FPGA上实现了接口模块、寄存器读写模块以及多路通用SPI模块。在ModelSim环境下对所设计的SPI控制器进行了仿真实验,仿真结果表明SPI控制器可以进行全双工通信。随之,在DSP-FPGA集成计算机上进行了实物测试,扩展的SPI控制器外接具有SPI接口的CAN控制器芯片MCP2515,通过扩展的SPI控制器控制MCP2515的数据收发,测试结果显示DSP可以通过MCP2515与其它CAN设备进行通信,扩展的SPI控制器工作正常。     

一个单片机串行数据采集及传输模块的设计

以AT89C51单片机为核心,使用12位并行A/D转换器AD574A、多路开关CD4051及多组RS-232驱动/接收器MAX232,设计了一个串行数据采集/传输模块。模块中主要分为两部分,第一部分由AD574A芯片和两个多路开关CD4051实现16路12位A/D转换,完成串行数据的采集;第二部分由AT89C51单片机和MAX232芯片实现与计算机间的串行数据传输。文中给出了硬件原理图和主要源程序。     

支持多种闪存启动的U-Boot的实现

分析U-Boot 在 S3C2440A处理器上的引导过程,根据S3C2440A处理器支持Bootloader从NOR Flash和NAND Flash启动的特性和U-Boot从NOR Flash和NAND Flash启动过程的差异,提出一种同时支持NOR Flash和NAND Flash双启动的U-Boot的实现方法。实现的源代码在ARM-Linux交叉编译环境中编译通过,并在基于S3C2440A处理器的开发板上稳定运行。     

支持多种闪存启动的U-Boot实现方法的改进

标准的U-Boot目前不支持从NAND Flash启动,而现有的修改U-Boot实现从NAND Flash启动的方法无法识别新的大页NAND Flash,也没有进行坏块检测。针对上述问题,提出获取NAND Flash页大小和块大小信息的通用方法,并实现了坏块检测功能。此外,对现有的上电后自动识别系统是从NOR还是从NAND Flash启动的方法进行了改进。将U-Boot-2010.09修改并移植到基于S3C2440A处理器的mini2440开发板上,运行结果表明,实现了U-Boot从NOR和NAND Flash的双启动,扩展了U-Boot的功能。     

基于S3C2440的Bootloader设计与实现

结合嵌入式Linux系统的引导程序,重点分析了基于S3C2440处理器的嵌入式Bootloader总体框架,设计出了基于“NAND Flash4SDRAM”存储方式的Bootloader,并对SDRAM的地址进行测试,结果表明此Bootloader灵活高效。     

嵌入式平台S3C6410的U-Boot分析与移植

详细分析基于S3C6410的嵌入式平台的U-Boot源代码和启动过程.在此基础上成功移植了U-Boot软件,实现了S3C6410处理器时钟初始化、串口通信、内存初始化、MMU初始化、NAND Flash初始化.通过移植NAND Flash驱动,实现读写NAND Flash和从NAND Flash启动的功能,使得整个系统能够正常运行.     

基于S3C2440的U-Boot双启动实现

嵌入式处理器S3C2440同时支持Bootloader从Nor Flash和Nand Flash启动,而U-Boot默认的启动设备为Nor Flash。为了使U-Boot同时支持从Nor Flash和Nand Flash启动,根据U-Boot在S3C2440处理器上的启动流程和U-Boot从Nand Flash和Nor Flash启动过程的差异,添加了Nand Flash读写驱动,使其同时支持Nor Flash和Nand Flash启动,并在此基础上分析并实现了U-Boot引导Linux内核镜像的过程。实现的源代码在交叉编译环境中编译通过,可以同时支持Nor Flash和Nand Flash的启动并能正确引导Linux内核,在基于S3C2440处理器的硬件平台上稳定运行。     

基于S3C2440的Bootloader的分析与设计

通过修改U-boot-1.1.6版本的源码,设计并实现了从NAND Flash和NOR Flash两种启动的嵌入式Bootloader,并将其移植到S3C2440微处理器的嵌入式系统上.对bootloader的设计决定了实现的bootloader不仅仅起到加载内核镜像这一基本功能,而是把bootloader看作是一个虚拟的小系统,让其对硬件板级系统有更多的支持以为系统开发者提供方便.     

基于ARM和NAND Flash的FPGA加载配置在TD-LTE中的实现

提出一种基于ARM和NAND Flash的FPGA加载配置的设计。选取Virtex-5系列的XC5VSX95T和ARM11系列的S3C6410处理器作为硬件平台,研究了利用NAND Flash自启动、以8 bit的SelectMAP模式配置FPGA的流程及实现。介绍了其配置原理、软硬件实现过程以及实现结果分析,重点分析了ARM+NAND的控制方法。该方案已在TD-LTE无线综合测试仪表中成功应用,是一套灵活和高效的FPGA配制方法。     

Bootloader面向不同结构Flash的实现

阐述Bootloader实现的目的、过程、原理,结合三星S3c2410开发板的硬件特性和项目的具体需求,设计开发合理高效的启动模块,并衍生出Bootloader在NAND Flash与NOR Flash下的2种不同加载方式,针对NAND Flash和NOR Flash实现完整的启动引导程序。     

一种适用FADEC的NAND Flash文件存储系统

NAND Flash具有容量大、存取数据快的优点.但是,在使用过程中NAND Flash会产生坏块,且坏块是随机分布的.因此,操作NAND Flash需要相当的技巧,不能往坏块里写入数据.同时,NAND Flash更容易发生位翻转,需要使用ECC算法确保信息的正确性.在航空发动机上NAND Flash主要用来记录发动机控制(FADEC)的历史数据.FADEC的历史数据记录要求大容量、实时性和正确性.提出的适用FADEC的NAND Flash的文件存储系统(FFS_N)可以有效地解决NAND Flash使用上的问题,同时满足航空发动机控制历史数据记录要求.     

基于地址映射的NAND Flash控制器设计

针对嵌入式数据采集系统对NAND Flash进行读写控制时出现的坏块问题和磨损失衡问题,对数据采集系统的工作特点进行分析,借鉴闪存转换层的思想,提出了一种基于地址映射的NAND Flash控制方法,通过建立、维护、查询NAND Flash存储块逻辑地址与物理地址之间的映射关系表,实现NAND Flash的坏块管理和磨损均衡功能,同时介绍了使用地址映射方法的NAND Flash控制器设计过程;仿真测试和实际应用结果表明,基于地址映射方法设计的NAND Flash控制器能够识别、管理出厂坏块和突发坏块,均衡存储块的磨损,提高嵌入式数据采集系统的可靠性;该方法实现过程简单,无需移植文件系统,硬件资源要求低,为嵌入式数据采集系统中NAND Flash的读写控制提供了新的思路。