便携式设备中电源软开关设计的一种方法

文章简要介绍了低压差电源管理芯片MAX6 0 3/ 6 0 4的基本结构和功能 ,以MCS 5 1单片机系统为例 ,详细介绍了电源“软开关”设计的一种方法 ,给出了其具体硬件设计电路。     

氦-氖激光器长寿命阴极的临界值

影响氦-氖激光器寿命的因素很多.其中合理的阴极设计是制造长寿命阴极的前提,实验表明,设计长寿命氦-氖激光器的圆筒形铝阴极,应满足三个临界值.1.设计的j_k≤j_0,其中j_0按表1常量j_0/P算出.2.设计的PR≥PR_0,其中PR_0由表2给出.3.L/φ≤4本实验给出临界值j_0与PR_0适用范围:He、     

静电驱动悬臂梁数模转换器设计、分析与模拟

提出了一种新型的微电子机械数模转换器 (MEMDAC)———静电驱动悬臂梁数模转换器 .与传统的静电驱动悬臂梁执行器相比 ,新的结构能更精确地控制梁的挠度 .文中给出了此MEMDAC的设计、分析和模拟过程 .有限元(FEA)分析表明此MEMDAC的最大输出位移为 1 5 1μm ,分辨率为 0 1μm ,其最大非线性误差为 0 0 3μm .     

一种高精度能隙基准电压电路

在分析了几种基准电压源的基础上 ,设计并实现了一种高精度用于高速串行通信接口的 CMOS能隙基准电压电路。电路采用了两级高增益运放的优化结构 ,基于 TSMC公司的 CMOS 0 .2 5μm混合信号模型的仿真结果表明电路输出电压在 -5 0～ 70°C的温度内波动范围为 0 .0 5 7%。芯片流片测试结果发现基准电压电路在输入电压为 2 .5 V的条件下 ,工作在 -5 0～ 70°C的温度范围内 ,输出电压变化范围为 1 .2 3 3 7～ 1 .2 3 5 6V,输出电压变化率为 0 .1 5 4% ,与仿真结果之间的平均偏差为 0 .0 1 6%。能隙基准电压电路的版图面积为 1 5 8μm× 1 64μm。     

信息速递

「把握尖端　看世界更远」光学系统设计、元件加工与检验2 0 0 3 0 5 0 2 84液晶投影仪的光学系统 =液晶プロジエクタ -の光学系 [日 ]/小川恭∥光学 .— 2 0 0 2 ,3 1 (9) .-6 6 0～ 6 6 72 0 0 3 0 5 0 2 85数码相机的光学系统 =デジタルカメラの光学系[日 ]/三原伸一 ,高田腾启 ...∥光学 .— 2 0 0 2 ,3 1(9) .- 6 6 8～ 6 732 0 0 3 0 5 0 2 86头盔显示器的光学系统 =ヘツ ドマウントデイスプレイ光学系 [日 ]/山崎章市∥光学 .— 2 0 0 2 ,3 1(9) .- 6 90～ 6 922 0 0 3 0 5 0 2 87具有千赫兹级响应的高速视觉芯片用可调焦透镜的结…     

基于0.2μm GaAs PHEMT工艺的压控振荡器IC设计

给出了一个采用0 2μmGaAsPHEMT工艺设计的全集成差分负阻式LC压控振荡器电路,芯片面积为0 52×0 7mm2。采用3 3V正电源供电,测得输出功率约-11 22dBm,频率调节范围6 058GHz～9 347GHz;在自由振荡频率7 2GHz处,测得的单边带相位噪声约为-82dBc/Hz@100kHz.     

1×8阵列波导光栅型波分复用/解复用器设计的一种简单方法

用有效折射率法 ,采用近轴近似和波导模场分布的高斯近似 ,简化了阵列波导光栅( AWG)器件的设计过程中繁杂的计算 ,且保证了器件的性能指标 .给出了设计思路 ,并给出了 1× 8路、中心波长为 1 550 .9nm,波长间隔为 1 .6nm的 AWG波分复用 /解复用器的设计实例     

基于可编程计数器74LS161的循环码计数器设计

基于探索MSI可编程同步二进制加法计数器74LS161改变应用方向进行功能扩展的目的,采用逻辑修改的方法给出了在二进制计数的基础上实现循环码计数的设计方法,即以74LS161已有的状态输出Q3Q2Q1Q0为变量定义循环码计数器的状态输出量Q3′Q2′Q1′Q0′进行改变计数规律的设计。给出了在函数卡诺图上进行输出函数最小化求解设计方法。从现成的函数出发,实现待求函数可扩展专用集成电路的应用范围并简化循环码计数的设计过程。所述方法给出了MSI可编程计数器改变应用方向的逻辑修改方法。     

低对称晶体GdCa_4O(BO_3)_3电光系数的测量

用干涉法测量了低对称晶体 Gd Ca4 O(BO3) 3的全部电光系数。为了分离测量交叉电光系数 γ51 ,γ53,γ4 2和γ6 2 ,采用了新的样品趋向。测量结果为 :γ1 1 =0 .4 pm / V ,γ2 1 =0 .5 pm/ V,γ31 =0 .6 pm / V,γ1 3=0 .1pm/ V,γ2 3=0 .4 pm / V,γ33=2 .0 pm/ V,γ51 =0 .7pm / V ,γ53=1.5 pm / V,γ4 2 =0 .5 pm/ V,γ6 2 =0 .8pm / V .     

万兆以太网物理层全集成单片锁相环电路

给出了一个采用 0 .2μm Ga As PHEMT工艺实现的单片集成高速锁相环电路。芯片采用差分电感电容谐振式负跨导压控振荡器 ,总面积为 0 .9mm× 0 .7mm。采用 3.3V单电源供电 ,测得芯片总功耗为 2 83m W,输出功率约 - 1 1 d Bm,中心频率 7.2 GHz,锁定范围为± 30 0MHz。环路锁定在 7.2 GHz时 ,输出信号的峰 -峰抖动约 5 .6ps,在 5 0 k Hz频偏处的单边带相位噪声为 - 94d Bc/Hz。本锁相环电路经适当修改可应用于万兆以太网物理层 IEEE80 2 .3ae1 0 GBASE- R或 1 0 GBASE- W时钟恢复电路。     

基才SG3525的全桥变换器控制驱动电路设计

设计了一款以SG3525和IR2113芯片为控制和驱动芯片的全桥变换器驱动电路,给出了控制芯片外围电路主要参数的设计过程。并在saber环境下搭建了仿真模型,仿真结果验证了设计参数合理可行。     

Design methodology for full custom CMOS microcomputers

A highly structured design methodology is necessary to be successful in the design of VLSI integrated circuits with more than 100000 transistors on a chip. Such a methodology is described: it is based on the regularity of the circuit architecture with an associated chip floor plan and on a new layout technique named metal oriented layout.This methodology has been tested with the design of a 13500 MOS microcomputer. From the instruction set and through different levels of instruction interpretation, the architecture and associated chip floor plan are generated. The detailed logic design is made directly in symbolic layout with the chip floor plan in mind.The proposed design methodology can be best appreciated by the short development time and small chip area required for the designed 13500 MOS microcomputer.     

层次式布线资源FPGA连线开关的设计

提出了一种层次式布线资源FPGA连线开关的设计方法,采用迷宫算法,对连线开关的结构进行了分析.针对连线连接盒CB(connection box),提出了较为节省芯片面积的半连通结构;针对连线开关盒SB(switch box),在给出连通度fs概念后,提出了使SB连通能力达到最大值的设计方法,并通过数学推导予以证明.应用这种设计方法,设计了一种fs＝3的SB;成功地实现了采用这种结构的SB和半连通CB作为连线开关的FPGA芯片FDP-100K.该芯片在电路布通率和芯片面积方面取得了较好的平衡结果.     

16位稳态电流LED驱动器的ASIC设计

提出了一种大电流16位稳态电流LED驱动器的ASIC设计方案,并描述了芯片的主要功能原理。对各个模块的主要电路进行了分析和设计,数字部分电路依靠成熟的FPGA平台验证,最大程度提高了电路可靠性;模拟部分电路通过分析和计算,确定不同参数,最后对整个方案进行了仿真。这种16位稳态电流LED驱动芯片可以完成对点阵LED显示屏的驱动,芯片外围电路简单、成本低、可靠性高。该芯片也适用于点阵LED屏等LED设备的驱动,应用十分广泛。芯片方案的各个部分都给出了详细的仿真结果,整个方案最后通过了T-Spice后仿真。     

高速芯片设计中时序的研究

高速芯片设计中所有时序的容差都非常小,而互连延迟在整个时序预算中所占的比例随着速度的升高而变大。因此为了满足其高速性能,一方面要精确地定位电路各部分的延迟模,另一方面必须把实际布图后互连延迟信息返标到逻辑综合环境。文章结合ＢＡＰ１０２４芯片的设计,对这方面进行了研究。     

多节锂电池过电压保护芯片的设计

文章提出了一种基于BiCOMS工艺的多节锂电池过电压保护芯片的设计。阐述了此芯片的系统结构，对芯片的关键电路的独特设计方法及原理进行了详细分析。最终给出芯片的测试结果。此芯片具有过电压探测时间可设计、低功耗、过电压检测精度高等特点，可用于2节、3节或4节电池组的二级保护。     

一种基于AMBE-2000芯片的低速声码器设计

AMBE-2000是一款性能优良的低速话音编解码芯片。论述了一种基于AMBE-2000芯片的低速声码器的设计方法。简要介绍了AMBE-2000的组成、功能特点和通信格式,分析了声码器的设计要点,阐述了声码器的工作原理,并给出了声码器的硬件、软件设计及实现方法。该声码器在实际应用中获得了满意效果。     

一种简易高精度频率信号发生器的设计与实现

直接数字频率合成(DDS)技术转换时间短,相位变化连续,全数字可编程等优点突出。介绍了一种高度集成化的DDS专用芯片AD9833,并利用该芯片与单片机AT89S52结合,设计了一种简易的高精度频率信号发生器。给出了本设计的硬件结构与部分关键程序的流程框图,同时给出了该芯片在实际设计中的结果,并对结果进行了简单分析,探讨了DDS芯片与微处理器的接口方式。工作表明,DDS技术在信号源设计领域有广阔的应用前景。     

基于FPGA的液晶控制器设计

介绍了一种基于 FPGA 的集成液晶控制器.系统由显示模块和控制模块组成,显示模块(LEM101)为10 bit 多功能通用型器件,内含看门狗(WDT)/时钟发生器,2 种频率的蜂鸣驱动电路,内置显示RAM,及3-4线串行接口.控制器基于1.5万门 FPGA 芯片(Xilinx XC3S1500),易于扩展和升级.利用 Verilog 语言,在 FPGA 芯片中实现了控制模块的设计,通过 GR-XC3S-1500 开发板验证,本设计完全满足对液晶模块的控制要求,并成功应用于光栅测量显示控制系统中.控制模块由四部分组成:存储、译码、串并转换器、输出控制.文章讨论了设计方法和设计过程,给出了部分 Verilog 代码.此外,本设计还创造性地在电源和 FPGA 芯片间插入低成本元件,满足了液晶上电后,初始化命令的延迟要求,从而节约了 FPGA 的硬件资源.     

基于FPGA和EPP的芯片测试电路设计

提出了一种基于FPGA和EPP并口的模数转换器芯片测试电路设计。通过FPGA实现了对待测试芯片的数据读出和控制,并将数据进行相关处理,再通过EPP并口模块与计算机系统连接,实现了待测试芯片与计算机的双向通信,其通信速率达到1.2MB/s。在介绍芯片测试电路各个模块电路的基础上,详细讲述了测试芯片所集成的2种模数转换器电路、信号处理电路以及EPP并口的功能及实现原理。本设计已经应用于实际的芯片测试系统中,其性能良好,工作稳定,达到了预期的设计目标。