基于FPGA的多通道大容量FIFO设计

提出了一种基于FPGA的多通道大容量FIFO设计方案。在高速数据采集板卡中,高速大容量FIFO决定了数据采集的深度与速度。为了满足高速数据采集板卡FIFO速度高、容量大以及体积小的要求,采用SDRAM与FPGA联合设计的方案。取SDRAM价格低、存储空间大、速度快的特点,同时利用FPGA解决SDRAM接口控制逻辑复杂的问题,将存储空间封装为FIFO接口。完成了SDRAM状态控制器、FIFO地址管理器以及FIFO逻辑接口的设计与实现。在Modelsim平台上完成了基于Micron Technolog公司SDRAM模型的数据读写仿真。最后,在一块PXI板卡上完成了实物测试,分析了时钟频率、延时参数以及读写速率对误码率的影响,并给出调整方案。实现了8路16 M存储深度16 bits位宽异步双口FIFO,读写速度可达128 Mbps,为高速数据采集系统提供可靠的数据存储平台。     

一种基于PCI总线的暂态电量采集系统的研制

在电力系统故障中,对故障信号进行快速采集是进行判断和操要求能对信号进行高速的数据采集,且对采集来的数据进行实时处理.目前一般国内相关产品的采样率＜30 MHz,且大多数还不能对数据进行实时处理.设计了一种高速暂态电量采集系统,利用闪烁AD进行模数转换,高速大容量SDRAM缓存数据,FPGA实时控制和处理,PCI总线实现嵌入式系统与工控机的高速数据传输的高速数据采集系统.实验表明,PCI的实时高速采集系统可以实现高达100 MHz的采样速度,既可广泛应用于微机保护,故障定位等电力系统监测与控制的场合,也可用于雷达定位、航空航天等场合.     

DDR SDRAM与FPGA的高速接口设计

双倍数据率同步动态随机存储器(DDR SDRAM)以其大容量、高速率和良好的兼容性在许多领域得到了相当广泛的应用。本文对DDR SDRAM的工作原理、控制器的结构、接口和时序进行了介绍和分析。利用IP核设计了存储控制器,实现了DDR SDRAM与FPGA的高速接口。通过软件仿真和硬件实验测试,证明了本设计的正确性和可行性。     

基于FPGA的DDR3控制器设计

作为SDRAM的第3代动态同步存储器,DDR3以其高速率存储、大容量、低功耗以及良好的兼容性得到广泛应用.基于目前高速信号存储领域对存储性能要求越来越高,利用Virtex-7系列FPGA实现了DDR3控制器,自行设计用户接口模块有效控制数据读写.该DDR3控制器有效解决了目前存储器速率有限、功耗较大、带宽较低的问题.最终通过Modelsim仿真平台进行功能仿真验证,并且在硬件平台测试,验证了该控制器稳定性好,占用资源少以及可移植性强.     

基于PXIe高速DAQ性能提升的关键技术研究

数据采集系统作为人们实现各种自定义功能的测量工具,其高采样率、高吞吐量和高实时性成为必然发展趋势。因此,在基于高速ADC芯片EV8AQ160的24 Gsps数据采集现有技术基础上进一步研究,成功地进行了升级改进,并对改进的关键技术进行了详细的讨论,最终以XILINX K7系列FPGA为处理核心,实现了基于DDR3 SDRAM的大容量高速缓存,以及PXIe10 x4的DMA传输的高采样率、高带宽的DAQ系统。实验结果表明,升级后的DAQ系统最高采样率提升到了5 Gsps,有效上传带宽高达455 MB/s。     

一种高速数据采集及存储系统的研究与设计

高速数据采集对信号完整性、信号干扰、高速PCB布线及数据处理和高速实时存储要求极高,而其应用环境又往往非常复杂,在实际应用中,很难找到一种既能进行高速数据采集、又能大容量存储的数据采集系统.针对这些问题,提出了一种高速数据采集及存储的解决方案,将嵌入式微处理器及大容量ATA硬盘直接嵌入在具有PCI总线及USB总线的采集卡上,实现既可联机运行也可脱机运行的高速数据采集及存储系统.     

全景图像采集与高速传输系统设计

针对全景多目标侦察遥感图像传输速度慢、传输质量差等问题，采用GTX高速串行收发技术、大容量高速缓存技术，设计了一种基于现场可编程门阵列(FPGA)的全景图像采集与高速传输系统，主要包括图像采集模块、GTX图像传输模块、数据缓存模块以及图像显示模块。GTX图像传输模块选用光纤作为传输介质，SFP+作为传输接口，传输协议为Aurora 8B10B single lane 4 byte,数据缓存模块选用DDR3 SDRAM作为系统的高速缓存单元。实验测试结果表明，系统最高可采集图像分辨率为500×10⁴ pixels,最高可实现10.312 5 Gbps高速视频图像的光纤无失真传输，误码率约为10^-12,为大容量图像采集和传输提供了一种可行的方案。     

基于FPGA与PXIe总线的光纤通信板卡设计与实现

为实现基于线阵CCD成像原理的调焦调平系统的图像数据采集、上传与分析,设计了基于PXIe总线与FPGA的数据传输系统.系统采用FPGA夹层卡(FMC)架构,由夹层卡和载卡构成.夹层卡配备4个高速光纤通信接口,实现与高速图像输出设备的接口互联.载卡采用FPGA做为主控制器,实时接收夹层卡传输的图像数据,将其缓存至板载的DDR SDRAM后,通过PXIe接口传输至PC机.系统研制完成后,对10 Gbps传输速率下的光纤接口的数据传输性能进行了测试,得到了端正、线迹清晰的眼图;进行了PXIe接口的批量数据传输测试,结果表明FPGA发送的数据与上位机接收的数据完全一致,验证了方案的正确性及合理性.     

基于工控机与DSP的高速数据采集系统设计

介绍了一个基于工控机与DSP的高速数据采集系统,给出了系统的总体介绍方案,选取了系统的主要硬件模块,分析了系统主要硬件电路的功能和部分软件的设计思想.该方案主要围绕实时、高速,大容量数据采集等多方面考虑,以突出方案的优越性,为电力系统交流电量数据采集提出了一个有效的途径.     

采用FPGA的高速数据采集系统

本文介绍了一种应用于高速数据采集的数字系统,该系统由高速模数转换器FPGA,SDRAM(synchronous dynamic randomaccess memory)组成。该系统独立于处理器之外,给处理器预留了总线接口。任何的处理器只要把总线接口连接到此系统上,均可操作。与传统的数据采集系统相比,减少了处理器的控制,而且处理器的处理速度已不再影响系统的性能,提高了速度和效率,具有通用性。本文对高速模数转换器与FPGA的接口实现做了详细的描述,对如何把模数转换器的数据流进行缓冲做了介绍。并对如何在FPGA中构建SOPC(systerm on programmable chip)系统以及如何利用SOPC实现SDRAM的控制与存储进行了说明。经测试,本系统的数据采集的实时速度最高可达到250 MB/s,适用于大部分的高速数据采集场合。     

高速多通道大容量数据采集与传输系统研究

为实现高速多通道数据采集的大容量存储,对FPGA与DDRSDRAM接口技术进行了研究。从A／D转换后数据传输路径的角度出发,分析了FIFO和DDRSDRAM的时序和工作原理,在各通道同步采集的前提下实现了FPGA对DDRSDRAM的控制,给出了ARM与FPGA通信的设计方法,实现了ARM和FPGA共享双口RAM存储器的结构,最后进行了测试与验证。测试结果表明,该系统在通道数为8、采样率为20MHz／通道、存储深度为4Mwords／通道的条件下稳定工作。     

DDR2SDRAM控制器的数据通道设计

在DDR2 SDRAM控制器的设计中,用户端与DDR2存储器端之间数据通道的设计是提高数据传输率的关键,也是控制器设计中的难点.首先简单介绍了DDR2 SDRAM控制器的整体结构,然后分析了DDR2存储器的读写时序过程,并提出了双向数据DQ与同步信号DQS的相位关系要求,最后在阐述了数据通道要求实现的具体功能后直接使用...     

行波故障测距系统中高速数据采集卡的开发与应用

在行波故障测距中,传统的数据采集系统无法适应采集高速变化的暂态电压、电流行波的要求,难以实现故障的精确定位。介绍了一种基于PCI总线的高速数据采集卡的软硬件。硬件以现场可编程门阵列FPGA(FieldProgrammableGateArray)为核心,由高速A/D转换、高速SDRAM缓存、PCI接口等一系列外围电路组成,采用Pass-Thru工作方式实现PCI总线接口和用户外部互联设备或存储设备间高性能突发式数据传输。软件分为数据采集、启动、选相定位、远程通信等几部分。该系统采样率达60MHz,能够很好地进行输电线路暂态行波的采集,在故障定位及微机保护中都可广泛应用。     

基于高速串行ADC的并行采集模块设计

串行总线技术可以获得更高的性能,具有更高的传输速率和更低的设计成本,被广泛应用于高速通信领域.基于高速串行LVDS输出的ADC利用时间交替并行采样技术设计实现了1个并行采集模块,主要阐述了采样时钟的相移设计与2 GSPS采样率的实现、串行数据的传输与处理、DDR模式下1:8串并转换器在FPGA平台中的设计与实现,并介绍...     

基于CoaXPress接口的高速串行传输系统设计

CoaXPress是一种新型高速数字图像传输接口标准,适用于各种高速和高带宽图像传输应用。本文设计实现了一种基于CoaXPress接口的高速串行传输系统。针对多路高速串行数据传输、调度、缓存和同步难题,硬件上每个模块设计4路CoaXPress接口,模块以FPGA为核心,采用PCIe3.0×8接口与主控制器进行通信,使用DDR4缓存高速数据;FPGA固件逻辑设计中使用XDMA硬核与主控制器进行通信,使用FDMA完成对DDR4的数据调度,使用GTH收发高速串行数据;采用FIFO缓存同步技术和PXI_TRIG触发总线技术相结合的方法,成功地实现了8个CoaXPress发送模块共32路发送接口之间的同步。最终对CoaXPress接口模块和系统进行了测试,CoaXPress接口的眼图、码速率、误码率、同步精度均满足要求。本文所设计的基于CoaXPress接口的高速串行传输系统工作稳定,性能可靠,已应用于新一代空间飞行器载荷—数传链路测试。     

SDRAM控制器的设计及其应用

介绍了SDRAM存储器的工作原理及控制特点，描述了SDRAM控制器软核的设计方法，阐述了基于VHDL语言的状态机实现SDRAM控制器的关键技术，并给出了该控制器在HIRFL-CSR数据获取控制系统中的应用。