新型SON器件的自加热效应

分析了自加热效应对SON器件性能的影响,并与SOI器件进行了比较.提出构造散热通路的方法来抑制SON器件的自加热效应,分析了不同通路情况对自加热效应的抑制程度.还对散热性能较好的具有不连续空洞埋层的SON器件进行了研究,并分析了空洞大小和横向位置偏差对器件性能的影响,为器件结构设计提供了指导.     

SOI LDMOS晶体管的自加热效应

与常规体硅器件相比,SOI器件由于其独特的结构,常常会产生较严重的自加热效应,影响器件的可靠性.文中阐述SOI LDMOS功率晶体管中的自加热现象,研究了自加热效应产生的机理,在不同的结构和工艺参数下自加热效应的研究进展,以及减弱自加热效应的方法.研究证明采用新材料,结构可对同加热效应起到有效抑制作用提高了件的可靠性.     

SOI MOSFET自加热效应测试方法

为研究自加热效应对绝缘体上硅(SOI)MOSFET漏电流的影响,开发了一种可同时探测20 ns时瞬态漏源电流-漏源电压(Ids-Vds)特性和80μs时直流静态Ids-Vds特性的超快脉冲I-V测试方法。将被测器件栅漏短接、源体短接后串联接入超快脉冲测试系统,根据示波器在源端采集的电压脉冲的幅值计算漏电流受自加热影响的动态变化过程。选取体硅NMOSFET和SOI NMOSFET进行验证测试,并对被测器件的温度分布进行仿真,证实该方法用于自加热效应的测试是准确有效的,能为建立准确的器件模型提供数据支撑。采用该方法对2μm SOI工艺不同宽长比的NMOSFET进行测试,结果表明栅宽相同的器件,栅长越短,自加热现象越明显。     

射频功率HBT自加热效应及补偿方法

从器件I-V特性的角度,表征了射频功率异质结双极晶体管(HBT)的自加热效应。研究了器件热阻、工作电压、电流增益、发射结价带不连续性(ΔEV)等诸多因素对器件I-V特性的影响。进而研究了为补偿自加热效应所加镇流电阻对热稳定性的改善情况,给出了器件热稳定所需最小镇流电阻(REmin)与这些因素的关系。结果表明,HBT的REmin要小于同质结双极晶体管(BJT)的REmin,因此,射频功率HBT将有更大的输出功率、功率增益和功率附加效率(PAE)。     

基于SON的MOSFET器件及其工艺方法研究

超薄体SOI器件能够有效抑制短沟道效应,业界认为在纳米器件时代它有可能取代传统体硅器件。但SOI器件的全局化埋氧层特性会使其产生自加热效应,严重时会导致器件开态电流下降、漏电流增加,从而导致器件可靠性降低。具有局部空洞层或介质层的SON器件及其制备方法已成为纳米器件时代的一个研究热点。阐述了SON器件的基本概念,比较了SON器件和传统体硅器件的电学特性。对SON器件的工艺制备方法进行了全面描述,包括早期的SON器件制备方法、基于MSTS的SON制备方法、气体注入SON制备方法,以及完全自对准SON器件制备方法。详细描述了准自对准气体注入SON器件和完全自对准SON器件制备方法的工艺流程。     

包含自加热效应的短沟道SOIMOSFET直流模型

ＳＯＩＭＯＳＦＥＴ中存在着严重的自加热效应,对其直流特性有较大的影响。给出准确的自加热效应模型是精确模拟ＳＯＩＭＯＳＦＥＴ直流特性的基础。文中通过对自加热效应的分析,建立了ＳＯＩＭＯＳＦＥＴ的自加热效应模型,在此基础上给出了一个包含自加热效应的短沟道ＳＯＩＭＯＳＦＥＴ直流模型,并对该模型进行了验证。     

一个带自热效应的新型LDMOS解析模型

介绍了一个带自热效应的新型LDMOS解析式模型.通过研究以阈值电压为基础的BSIM3v3模型,增加了对漂移区影响的考虑,同时,加入自热效应影响,且不用引入单独的自热网络,有效地提高了计算效率.模型中引入有物理背景的新参数来描述LDMOS特有的准饱和效应和自热效应.在计算实验中,模拟数据很好地吻合实际器件的测量数据,证明该模型适用于LDMOS功率器件在电路中的仿真.     

金属系统对SiGe HBT自热效应的影响

在SiGe HBT设计中，采用Al-TiN-Ti多层金属系统，可减小基极电阻，提高器件的频率和功率特性（fmax）。但是，本文的研究表明，如果忽略了发射极电阻的减小和TiN、Ti有较小的热导率，而不在设计中做出适当调整，在相同的大电流工作条件下，多层金属HBT的输出特性在自热效应和能带调节共同作用下，将会表现出明显的负阻效应。分析其原因：1）由于发射极接触电阻减小，即等效的HBT发射极镇流电阻减小，使得器件调节自热效应的能力减弱；2）由于多层金属中TiN和Ti热导率较低，在相同条件下，器件通过金属连线均衡温度分布的能力变差，与Al系统相比，其BE结温度更高。在大电流工作条件下，较差的自热效应调节能力和较高的结温使得多层金属HBT的值减小较快，器件的频率和功率特性变差。     

应用于硅基等离子天线的LPIN二极管的自加热效应

介绍了LPIN二极管及其在硅基等离子天线方面的应用,从理论上分析了LPIN二极管自加热效应及其对本征区载流子浓度的影响.仿真分析了不同SOI埋层材料对LPIN二极管本征区载流子浓度的影响.仿真结果显示,LPIN二极管的自加热效应会降低其本征区载流子浓度,通过改变埋层的材料,增加埋层的热导率,可以减弱自加热效应,从而增加本征区载流子浓度,提高硅基等离子天线效率.     

基于结构函数的功率MOSFET器件热阻研究

热阻是衡量功率MOSFET器件散热能力的重要参数,对其准确测试与分析具有重要意义。基于结构函数理论,同一功率MOSFET器件在不同条件下进行两次实验,通过积分结构函数分离点来确定器件热阻。该方法简单准确,可重复性好,实验测试结果为0.5 K/W,与有限元(FE)建模获得的0.44 K/W符合较好。对比两不同批次器件的微分结构函数,其中一种器件微分结构函数发生0.2 K/W偏移,超声波扫描(SAM)发现该器件焊料层存有空洞,该方法可用来判断器件内部工艺的好坏。     

薄硅层阶梯埋氧PSOI高压器件新结构

基于介质电场增强ENDIF理论,提出了一种薄硅层阶梯埋氧型部分SOI(SBPSOI)高压器件结构。埋氧层阶梯处所引入的电荷不仅增强了埋层介质电场,而且对有源层中的电场进行调制,使电场优化分布,两者均提高器件的击穿电压。详细分析器件耐压与相关结构参数的关系,在埋氧层为2μm,耐压层为0.5μm时,其埋氧层电场提高到常规结构的1.5倍,击穿电压提高53.5%。同时,由于源极下硅窗口缓解SOI器件自热效应,使得在栅电压15V,漏电压30V时器件表面最高温度较常规SOI降低了34.76K。     

HBT自热效应对功率放大器偏置电路的影响及补偿

研究了GaAs HBT的自热效应对功率放大器镜像电流源偏置电路性能的影响.HBT自热效应使得这种偏置电路的镜像精度和温度特性变差.利用HBT器件特有的集电极电流热电负反馈理论,通过优化基极偏置电阻的方法,对自热效应进行了有效补偿,偏置电路的电流镜像精度得到有效提高,偏置电流温度漂移由9.5%减小到0.5%.     

粘结层空洞对功率器件封装热阻的影响

功率器件的热阻是预测器件结温和可靠性的重要热参数,其中芯片粘接工艺过程引起的粘结层空洞对于器件热性能有很大的影响。采用有限元软件Ansys Workbench对TO3P封装形式的功率器件进行建模与热仿真,精确构建了不同类型空洞的粘结层模型,包括不同空洞率的单个大空洞和离散分布小空洞、不同深度分布的浅层空洞和沿着对角线分布的大空洞。结果表明,单个大空洞对器件结温和热阻升高的影响远大于相同空洞率的离散小空洞;贯穿粘结层的空洞和分布在芯片与粘结层之间的浅空洞会显著引起热阻上升;分布在粘结层边缘的大空洞比中心和其他位置的大空洞对热阻升高贡献更大。     

采用局域注氧技术制备的新型DSOI场效应晶体管的热特性

通过局域注氧工艺,在同一管芯上制作了DSOI、体硅和SOI三种结构的器件.通过测量和模拟比较了这三种结构器件的热特性.模拟和测量的结果证明DSOI器件与SOI器件相比,具有衬底热阻较低的优点,因而DSOI器件在保持SOI器件电学特性优势的同时消除了SOI器件严重的自热效应.DSOI器件的衬底热阻和体硅器件非常接近,并且在进入到深亚微米领域以后能够继续保持这一优势.     

部分局域电荷槽SOI高压器件新结构

提出了部分局域电荷槽SOI(partial locating charge trench SOI,PTSOI)高压器件新结构.该结构在槽内产生随漏极电压变化的界面电荷,此电荷使埋氧层纵向电场从传统的3Esi,C升高到接近SiO2的临界击穿电场Esio2,c;另外,硅窗口将耗尽层引入衬底,因而提高了器件的击穿电压.同时,硅窗口的存在大大缓解了自热效应.借助二维器件仿真研究了器件的击穿特性和热特性.结果表明,漂移区厚2μm,埋氧层厚1μm的PTSOI耐压可达700V以上;对埋氧层厚1μm和3μm的PTSOI,其器件的最高温度分别比TSOI低6K和25K.     

部分局域电荷槽SOI高压器件新结构

提出了部分局域电荷槽SOI(partial locating charge trench SOI,PTSOI)高压器件新结构.该结构在槽内产生随漏极电压变化的界面电荷,此电荷使埋氧层纵向电场从传统的3Esi,C升高到接近SiO2的临界击穿电场Esio2,c;另外,硅窗口将耗尽层引入衬底,因而提高了器件的击穿电压.同时,硅窗口的存在大大缓解了自热效应.借助二维器件仿真研究了器件的击穿特性和热特性.结果表明,漂移区厚2μm,埋氧层厚1μm的PTSOI耐压可达700V以上;对埋氧层厚1μm和3μm的PTSOI,其器件的最高温度分别比TSOI低6K和25K.     

A novel nanoscale SOI MOSFET with Si embedded layer as an effective heat sink

A novel structure such as nanoscale silicon-on-insulator (SOI) MOSFET with silicon embedded layer (SEL-SOI) is proposed to reduce self-heating effects (SHEs) successfully. The SEL as a useful heat sink with high thermal conductivity is inserted inside the buried oxide. The SEL acts like a heat sink and is therefore easily able to distribute the lattice heat throughout the device. We noticed excellent improvement in the thermal performance of the device using two-dimensional and two-carrier device simulation. Our simulation results show that SHE has been dramatically reduced in the proposed structure. In regard to the simulated results, the SEL-SOI structure has shown good performance in comparison with the conventional SOI (C-SOI) structure when utilised in the high temperature applications.