模为合数时多值模代数的模减与模除运算

本文提出并分析了模为合数时多值逻辑中模加与模乘运算的逆运算－模减与模除运算。它的引入使模减，模除运算的基数（模）的取值域从素数扩展到合数，从而完善了对模代数中的模减、模除运算的研究。     

工程数学

015 95030019多值模代数中的减法与除法运算及其应用/吴训威,沈继忠傲州大学电子工程系)11电子学报一1995,23(2)一49~5会 提出并讨论了模加与模乘运算的逆运算一一模减与模除运算.它们的引人使模代数的取值域扩展到负数与分数,并以此建立相应的对称模代数与分数模代数系统.表4参16(文)环境中常返随机游动得到了较精确的结果.参7(北)0153.2 95030020关于布尔函数的差分结构/冯登国(西安电子科技大学信息保密所)11南京邮电学院学报一1994,14(4).一104~106 主要讨论了布尔函数的差分结构,说明了关于布尔函数的某些性质的研究实质上都可归结为其…     

基于模运算与混沌映射的图像加密算法的研究

文章首次提出了一种新的模运算映射用于图像位置置乱的方法，并利用混沌映射系统具有初值敏感性，参数敏感性，遍历性和类随机性的特点，设计了一种基于模运算映射与Logistic混沌映射相结合的图像加密算法，该图像加密方案具有密钥空间巨大．计算时间短的特点。     

基于多值模相关性的电流型CMOS电路设计

本文根据模相关性的性质，指出多值模代数系统中模无关。方程组有唯一解，矩阵可逆，函数的规范展开，模运算的完备性之间互为等价关系，并指导了四值单变量查函数的电流型ＣＭＯＳ电路设计，它比传统的成本法优越。     

Montgomery算法的研究与实现

分析了Montgomery算法，指出用改进的预计算Montgomery算法实现模幂运算的过程，分析并比较了两种实现模采和模幂乘算法。并分别用C^ 和Modeleim进行仿真，得出仿真测试结果。     

面向PKCS的快速模运算算法

本文根据PKCS(Public Key Cryptosystem)中大数运算的特点,提出了一套模运算的双表算法,并基于数论理论,就该算法的基础及其复杂性给出了完善的证明。整套算法的基本思想是:以空间换取时间。其建预表的递推方法大大地提高了建表效率,并且两个表都直接参与模运算,显著地提高了运算效率。     

用改进的查表法实现高速模运算电路

阐述了一种改进的查表法来实现高速模运算电路，可以比普通的查表法节省大量的资源，同时又比阵列除法器快速。给出一个使用改进查表法实现除数为常数的快速模运算电路的设计实例，并且给出详细的数学推导过程，最后讨论改进查表法的适用范围和扩展使用，该设计已经通过FPGA验证。     

一种适用于多种公钥密码算法的模运算处理器

文章设计了一种能够实现多种公钥密码算法（如RSA、ECC、DSA等）的协处理器。通过分析几种常用的公钥密码算法，归纳了一组最常用的基本模运算指令。基于基本指令，设计优化了处理器硬件结构。用微代码循环调用执行这些基本指令，实现其他各种模运算指令。基于这些模运算指令，处理器可实现多种公钥密码算法的运算。该处理器支持从106位到2048位多种长度的模运算。采用流水线结构设计，处理速度较快。处理器占用芯片面积小，核心电路等效门数约为26000门，适用于智能卡等对芯片面积有严格限制的应用。     

大数模幂乘运算的VLSI实现

信息加密,数字答乐,身份证等等是信息安全领域的重要内容,只有公钥密友体制才能很好地解决这些问题,大数模幂乘运算是许多公钥密友体制的核心运算,也是运算效率提高的瓶颈。基于Ｍｏｎｔｇｏｍｅｒｙ模乘变换,构造了一种新型的脉动阵列架构模乘运算器。结合简单二进制幂运算算法,采用０．８μｍ ＣＭＯＳ工艺,成功地设计并制造了２５６ｂｉｔ模幂乘运算器ＴＨＭ２５６,电路规模为１８６７７门,芯片面积为１７．６３ｍｍ６     

自适应THP模运算因子选取方法

以下行多用户多输入单输出(MU-MISO)系统为例,分析了在发送端采用汤姆林森-哈拉希玛预编码(THP)时,模运算因子的选取对系统性能的影响。通过考察每一步与该因子相关的数据处理过程,说明了在低信噪比(SNR)区域,为了获得较好的系统性能,应当在保证星座图不重叠的基础上,使模运算因子尽可能地小。而后通过固定SNR下的梯度调整,寻找出最佳的模运算因子。通过仿真可以看出,理论分析结果与蒙特卡洛仿真结果相吻合,随着SNR的增加,系统的最佳模运算因子趋于某个固定值,该值与经典论文在对应调制方式下的推荐值相接近。为了优化低SNR区域的系统性能,该文进一步提出了一种自适应的模运算因子选取方法。     

基于模运算模为合数的多值逻辑函数的展开

本文分析了模为素数的多值逻辑函数的展开,提出模相关的概念,然后提出了任意四值逻辑函数的展开。     

The modulo-lattice channel: the key feature in precoding schemes

Precoding for transmission over channels with interference known at the transmitter is reviewed. In contrast to what is usually discussed in literature, precoding employing higher-dimensional lattice quantization for generating the transmit signal is assessed. It is shown that thereby the gap between low-complexity schemes using scalar modulo reductions and theoretical asymptotic results assuming hypothetical optimum quantization operations can be bridged. In this paper, capacity curves obtained from numerical calculations, and approximations to the capacity are provided for various lattices. Moreover, the role of appropriate scaling at transmitter and receiver is discussed in detail.     

Efficient modulo 2±1 squarers

Modulo 2ⁿ±1 squarers are useful components for designing special purpose digital signal processors that internally use a residue number system and for implementing the modulo exponentiators and multiplicative inverses required in cryptographic algorithms. In this paper we propose, in a unified way, architectures for their design that are based on the radix-4 modified Booth encoding. For the modulo 2ⁿ+1 case, both the normal and the diminished-one representations are considered. Experimental results show that the proposed squarers offer significant savings in the implementation area over previous proposals that can reach up to 38% for sufficiently large operand widths, while in many cases a small improvement in execution delay can also be achieved.     

p元扩域上的快速乘法

基于剩余算术理论构造了一类F_p[x]上的项式PAPB,给出了该型不可约多项式的存在数量估计;然后,利用剩余算术和中国剩余定理,提出了一种模PAPB乘法的快速实现算法;最后给出结果分析.理论和实验结果表明,在一定条件下,给出算法的计算复杂度仅有O(k~(1.5)),优于常用模二项式乘法O(k~2)的计算复杂度.因此,该类多项式在最优扩域和椭圆曲线算法中有较好的应用前景.     

LUT应用于快速确定CDMA长码状态的性能分析

介绍了一种基于LUT表的CDMA长码状态快速算法,并与传统的MSRG结构或SSRG结构CDMA长码状态算法进行了比较和分析。通过将部分运算结果预先存储在LUT表中,新方法将巨大的运算量(最多可能出现242-1次的长码发生器运算)降为不超过4242次长码发生器操作和42次4242阶矩阵模2相乘运算,极大地提高了确定当前时刻长码状态的实时性能。     

Additive bit-serial algorithm for discrete logarithm modulo 2/sup k/

A novel algorithm for computing the discrete logarithm modulo 2/sup k/ that is suitable for fast software or hardware implementation is described. The chosen preferred implementation is based on a linear-time multiplier-less method and has a critical path of less than k modulo 2/sup k/ shift-and-add operations.     

Addition-based exponentiation modulo 2/sup k/

A novel method for performing exponentiation modulo 2/sup k/ is described. The algorithm has a critical path consisting of k dependent shift-and-add modulo 2/sup k/ operations. Although 3 is the preferred exponent base, the algorithm can be extended easily in order to perform the general binary powering operation.