首页 | 本学科首页   官方微博 | 高级检索  
相似文献
 共查询到20条相似文献,搜索用时 62 毫秒
1.
衡霞  支亚军  韩俊刚 《计算机科学》2013,40(Z6):220-222
在研究片上网络服务质量的基础上,提出面向多处理器的64核片上网络结构。IP单元产生不同类型的数据包,网络提供优先级别服务,以保证高优先级数据包的低延时需要。性能统计结果表明,该模型对多处理器之间不同类型的数据包通信均满足服务质量要求。  相似文献   

2.
片上网络   总被引:1,自引:0,他引:1  
半导体技术的飞速发展推动SoCs设计进入到片上网络时代.针对片上网络设计所面临的挑战性难题,提出了一种新的基于组件的分层设计方法.该方法遵循垂直的设计流程,为组件复用以及可靠的网内互连提供了良好的支持.其中详细讨论了片上网络从下到上各个层次设计所面临的问题,并提出了相应的解决策略.最后,简单阐述了片上网络有待研究和解决的问题.  相似文献   

3.
提出一种用于由双通道路由器组成的片上网络系统的网络接口。该网络接口符合AMBA总线协议,能根据IP核的通信请求,自动选取通信方式,向IP核隐藏通信细节,充分利用双通道路由器中控制包通道与数据包通道分离的特点,方便系统编程。使用SMIC0.13gm工艺综合后,该网络接151的面积仅为0.3mm^2。  相似文献   

4.
针对当前SOC内部时钟越来越复杂、接口越来越多以及亚稳态、漏信号等常见的各种问题,分析了以往的优化方法的优缺点,然后从电路的角度出发,提出了一种新的SOC跨时钟域同步电路设计的方法。这种方法电路简单,可靠性高,通过仿真实验和实测实验验证,能够在多时钟系统中适应最小输入脉宽、不漏信号、避免误触发和多触发,且很好地解决了亚稳态等问题。  相似文献   

5.
半导体技术的快速发展以及芯片上系统应用复杂度的不断增长,使得片上互连结构的吞吐量、功耗、延迟以及时钟同步等问题更加复杂,出现了将通信机制与计算资源分离的片上网络.片上网络设计涉及从物理层到应用层诸多方面的问题.本文给出片上网络设计的一些关键技术:设计流程、拓扑结构、路由技术、交换技术、性能评估;并指出目前研究存在的问题和今后的研究方向.  相似文献   

6.
片上网络   总被引:4,自引:0,他引:4  
对片上网络的发展趋势进行了探讨,总结了它的技术特点,并着重分析了片上网络的体系结构。片上网络将继片上系统之后引发微电子领域的又一次革命。  相似文献   

7.
周端  彭景  张剑贤  张晗 《计算机应用》2011,31(10):2621-2624
针对片上网络路由器功耗问题,在系统级层次上对影响路由器功耗的虚通道数目、缓存深度和数据微片位数等关键因素进行了研究。提出了综合多种功耗关键因素以及虚拟通道共享交叉开关输入端口的功耗降低方法,设计实现了一种低能耗的NoC路由器。实验结果表明,与Alpha 21364路由器和IBM InfiniBand路由器相比,所设计的路由器具有较低的功耗。  相似文献   

8.
董光普 《自动化信息》2010,(6):41-42,26
片上网络(Networks—on—chip,NoC)作为当今微电子学研究的热门方向之一,受到了越来越多的关注。本文将并行计算技术应用到片上网络中,通过并行编程实现处理器并行计算以及相互间的通信。  相似文献   

9.
随着器件、工艺和应用技术的不断发展,片上多处理器已经成为主流技术,而且片上多处理器的规模越来越大、片内集成的处理器核数目越来越多,用于片内处理器核及其它部件之间互连的片上网络逐渐成为影响片上多处理器性能的瓶颈之一.片上网络的拓扑结构定义网络内部结点的物理布局和互连方法,决定和影响片上网络的成本、延迟、吞吐率、面积、容错...  相似文献   

10.
片上网络互连拓扑综述   总被引:1,自引:0,他引:1  
随着器件、工艺和应用技术的不断发展,片上多处理器已经成为主流技术,而且片上多处理器的规模越来越大、片内集成的处理器核数目越来越多,用于片内处理器核及其它部件之间互连的片上网络逐渐成为影响片上多处理器性能的瓶颈之一。片上网络的拓扑结构定义网络内部结点的物理布局和互连方法,决定和影响片上网络的成本、延迟、吞吐率、面积、容错能力和功耗等,同时影响网络路由策略和网络芯片的布局布线方法,是片上网络研究中的关键之一。对比了不同片上网络的拓扑结构,分析了各种结构的性能,并对未来片上网络拓扑研究提出建议。  相似文献   

11.
本文介绍了利用EDA技术自顸向下的设计方法,提出了一个多功能数字钟的设计方案,采用Veilog HDL语言设计了数字钟系统的各个模块,在QuarnlsⅡ开发平台下进行了编译、仿真、下载,实现了基本计时显示和设置、调整时间、闹钟和秒表功能。  相似文献   

12.
基于FPGA的GPS同步时钟装置的设计   总被引:1,自引:2,他引:1  
在介绍了GPS同步时钟基本原理和FPGA特点的基础上,提出了一种基于FPGA的GPS同步时钟装置的设计方案,实现了高精度同步时间信号和同步脉冲的输出,以及GPS失步后秒脉冲的平滑切换,给出了详细设计过程和时序仿真结果。  相似文献   

13.
本文介绍了DDS的基本原理,详细介绍了一种基于FPGA的任意波形信号发生器的实现方案,设计出了一款可以同时产生了方波,三角波,正弦波和锯齿波的高精度的信号发生器。  相似文献   

14.
以XILINX公司的Virtex-5系列器件为基础,采用串行从模式,实现在测试过程中由ATE对被测FPGA的多次自动配置。文章研究了FPGA自动配置的配置流程、配置时序以及配置向量的自动生成方法。该方法可广泛适用于Virtex和Spartan系列所有的FPGA。  相似文献   

15.
FPGA异步时钟设计中的同步策略   总被引:1,自引:0,他引:1  
FPGA异步时钟设计中如何避免亚稳态的产生是一个必须考虑的问题.本文介绍了FPGA异步时钟设计中容易产生的亚稳态现象及其可能造成的危害,同时根据实践经验给出了解决这些问题的几种同步策略.  相似文献   

16.
作为一项具有广泛应用前景的技术,RFID阅读器近年来已在多个领域发挥了重要作用.由于单片机的开发周期长且批量小,因此,采用FPGA为核心来设计高频、远距离的阅读器.经验证,它能够快速、准确地实现曼彻斯特编码的译码并进行CRC校验.设计的通用异步收发器实现了数据的接收和发送,具有电路形式简单、移植方便等优点.  相似文献   

17.
研制了一种基于FPGA逻辑分析仪的实现方案,系统包含简易逻辑序列发生器和逻辑分析仪两部份。硬件采用了AVR单片机控制模块、FPGA采样模块和外部电路作输入/输出信号调理模块,通过较为合理的设计,完成了简易逻辑分析仪系统。  相似文献   

18.
基于FPGA的流水线微处理器设计   总被引:1,自引:0,他引:1  
提高指令级并行度是微处理器体系结构发展的重要方向,也是开发基于FPGA的高性能微处理器的重要内容之一.本文论述了一个基于FPGA的流水线微处理器的指令流水线结构和系统设计,针对在指令流水执行过程中出现的相关问题,提出了相应的检查算法及解决方法.通过一个典型程序对流水线微处理器功能进行仿真,其运行结果表明此微处理器的最大吞吐率为一个时钟周期解释完一条指令,证实了流水线微处理器设计的正确性和高性能.该微处理器的设计在开发未来具有微处理功能的专用集成电路设计方面具有较高的实用价值.  相似文献   

19.
为了解决宽带数据采集中由于传输线延时不一致造成的数据误采集的问题,首先从数据传输线电平转换机理入手分析了这一问题的原因所在,在此基础上,给出了估算采集时钟相位失真程度的一种简便测试方法,并分析了基于FPGA实现的两种时钟相位校正方法,即DPLL法和Logic Cell法;最后,利用FPGA集成开发环境QuartusⅡ对这两种相位校正方法的性能进行了仿真和比较,结果表明,这两种方法都具有精确的可控性。  相似文献   

20.
基于FPGA的异步FIFO设计   总被引:5,自引:4,他引:5  
在现代集成电路设计中,一个系统往往包含了多个时钟,如何在异步时钟间传递数据成为一个很重要的问题.而使用异步FIFO可以有效地解决这个问题。异步FIFO是一种在电子系统中得到广泛应用的器件.文中介绍了一种基于FPGA的异步FIFO设计方法。使用这种方法可以设计出高速、高可靠的异步FIFO。  相似文献   

设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号