共查询到20条相似文献,搜索用时 15 毫秒
1.
2.
3.
4.
5.
6.
7.
介绍数字逻辑分析仪触发电路的工作原理,讨论了EDA技术实现触发电路设计的方法,同时给出了总的时序仿真图和部分电路的程序设计。 相似文献
8.
9.
10.
Ai-LeeKuan 《电子产品世界》2007,(8):129-131,134
您需要同时观看16位计数器的输入和输出信号,以确定定时错误时,选用不正确的工具将会耗费大量时间.采用逻辑分析仪是对于上述问题的最好解决方案.本文将详细讲述逻辑分析仪的基本原理以及它的功能. 相似文献
11.
Chris Loberg 《中国集成电路》2013,(12):69-75
逻辑分析仪是一种多功能工具,可以帮助工程师进行数字硬件调试、设计检验和嵌入式软件调试。然而,许多工程师在应该使用逻辑分析仪时,却使用了数字示波器,其主要原因是工程师比逻辑分析仪更熟悉示波器。但逻辑分析仪在过去几年中已经取得了很大的进步,对许多应用,它们将比其它仪器帮助您用更少的时间找到问题的根本原因。 相似文献
12.
市场调查显示,许多从事嵌入式系 统开发的客户倾向于使用示波 器而不是标准的逻辑分析仪进行设计工作。HP54620逻辑定时分析仪提供了许多示波器的工作性能,包括:直接的操作控制,交互性很强的显示,对测量的计算能力,延时扫描,简化的触发方式以及示踪标记制作器。 HP54620逻辑定时分析仪的基本贡献并不在于它的性能指标,而在于它的用户界面、优化的各种功能特性及售价。这些杰出贡献使HP54620系列逻辑分析仪获得了1995年Test&Measure-ment World杂志的最佳测试产品奖。对HP54620的市场调查表明,由于标准逻 相似文献
13.
现代化示波器和逻辑分析仪准备好迎接新型总线结构和先进数字式设计的挑战在拥有了合适、先进的示波器、探头和逻辑分析仪等设备后,设计师就拥有了对组合当今的先进微处理器和总线结构的设计进行彻底校验、调试和描述所需的一切。新型的示波器提供了精确的测量性能以及追踪诸如抖动等难以捕捉的硬件问题所需的深入分析的能力。 相似文献
14.
15.
介绍一种逻辑分析仪数据捕获模式的设计原理与实现方法。这种模式主要用于嵌入式软件的测试分析,它不再采用采样的方式来采集数据,而是利用软件插桩与硬件设置触发字相结合的方法来监视系统总线,当程序运行到插桩点时,硬件产生触发,此时才会主动地到总线上将相应数据与对应的具体时间捕获回来,从而实现有效数据的精确捕获。此外,在FPGA内部采用双RAM交替读写的方式来暂存数据,在不中断程序运行的情况下,实现有效数据的长时间实时存取与分析,提高嵌入式软件性能分析的范围和质量。采用FPGA作为实现硬件结构的基本功能器件,提高了工作速度,使整个设计具有集成度高、性能稳定、调试方便等特点。该模块在实际项目中得到了验证,取得了良好的效果。 相似文献
16.
17.
18.
逻辑分析仪主要功能是分析测量数字系统的逻辑波形和逻辑关系。该设计采用了一个DSP芯片对8路数字信号进行高速采样,一个CPLD芯片控制示波器接口电路,以及一个双口RAM协调DSP和CPLD之间数据传输。逻辑信号按照预先设计的触发条件在特定时间段内采集。在CPLD里设计了一个具有28个状态的状态机来实现数据通道显示、时间线显示和触发位置显示。8路数字信号同时在示波器显示屏上显示,可以让用户比较直观地分析8路数字信号的相对关系。该设计最高可采集的数字信号在1MHz左右,允许设置1~3级的触发条件,并可以进一步扩展功能,非常适合数字系统实验和数字电路设计的需要。详细分析和介绍了该系统的软硬件设计和实现。 相似文献
19.