利用CORDIC算法在FPGA中实现可参数化的FFT

针对在工业中越来越多的使用到的FFT,本文设计出了一种利用CORDIC算法在FPGA上实现快速FFT的方法。CORDIC实现复数乘法比普通的计算器有结构上的优势,并且采用了循环结构的CORDIC算法大大节约了硬件资源。在FFT的结构上采用了2个16点FFT的计算模块来实现蝶形计算。通过地址控制器和RAM的配合,可以完成8点至2048点的虚部实部均为16位的FFT计算。     

基于FPGA的FFT算法实现

研究了基于FPGA的FFT算法,采用Verilog硬件编程语言,使用双端口RAM存储数据,并在Actel公司的ASF600型号的FPGA中实现.     

一种基于FPGA实现的FFT结构

本文讨论了一种可在FPGA上实现的FFT结构。该结构采用基于流水线结构和快速并行乘法器的蝶形处理器。乘法器采用改进的Booth算法,简化了部分积符号扩展,使用Wallace树结构和4-2压缩器对部分积归约。以8点复点FFT为实例设计相应的控制电路。使用VHDL语言完成设计,并综合到FPGA中。从综合的结果看该结构可在XC4025E-2上以52MHz的时钟高速运行。在此基础上易于扩展为大点数FFT运算结构。     

一种基于FPGA实现的FFT结构

本文讨论了一种可在FPGA上实现的FFT结构.该结构采用基于流水线结构和快速并行乘法器的蝶形处理器.乘法器采用改进的Booth算法,简化了部分积符号扩展,使用Wallace树结构和4-2压缩器对部分积归约.以8点复点FFT为实例设计相应的控制电路.使用VHDL语言完成设计,并综合到FPGA中.从综合的结果看该结构可在XC4025E-2上以52MHz的时钟高速运行.在此基础上易于扩展为大点数FFT运算结构.     

基于System Generator的数字滤波器设计与实现

数字滤波器因其良好的数字特性和模块化的结构,易于采用VLSI实现.本文介绍了一种采用XILINX公司的SPARTON2系列的FPGA芯片完成FIR滤波器的设计流程,利用相应的EDA(电子设计自动化)工具软件设计并完成软硬件仿真与验证.结果表明该方案可以达到设计要求.     

基于FPGA的高速FFT算法实现

在EW型接收机的高速数字处理中,运算速度是影响系统性能的重要环节之一。结合系统的研制,利用FPGA资源丰富、易于实现并行流水的特点,设计实现了满足系统要求的专用FFT处理单元;对定点运算的精度做了比较详细的分析,并给出了一个切实可行的FPGA实现方案。     

利用对称性加速实序列FFT的方法及其FPGA实现*

针对工程实践中傅里叶变换的输入序列一般为实序列的情况,充分利用FFT（快速傅里叶变换）奇偶虚实的对称性质,提出了一种实序列FFT的加速算法。将2N点的实序列DFT转换为N点的复序列DFT,并行计算使运算量明显减少;并给出了基于FPGA的硬件实现方法。     

FFT实时谱分析系统的FPGA设计和实现

采用按时间抽选的基4原位算法和坐标旋转数字式计算机(CORDIC)算法实现了一个FFT实时谱分析系统。整个设计采用流水线工作方式,保证了系统的速度,避免了瓶颈的出现;整个系统采用FPGA实现,实验表明,该系统既有DSP器件实现的灵活性又有专用FFT芯片实现的高速数据吞吐能力,可以广泛地应用于数字信号处理的各个领域。     

基-2 FFT处理器的FPGA实现

针对当前数字信号处理领域对快速傅里叶变换应用的广泛需求,在对算法原理分析的基础上,给出了8点基-2按时间抽选FFT处理器的实现方案;并综合Xilinx xc3s1500系列芯片,通过Modelsim SE 6.0对程序进行仿真.实验结果表明,该处理器功能实现正确,并且具有较高的运算速度和精度.     

基于FPGA的apFFT算法实现

全相位频谱分析(apFFT)是传统FFT的一种改进算法,能改善FFT的栅栏效应和截断效应,具有频谱泄露少、相位不变的特性.介绍采用FPGA器件实现apFFT算法,精度高于模拟式测量,并且适用性强、成本低,所得到的QuratusⅡ仿真结果与Matlab软件仿真结果一致.     

基于SYSGEN的信号滤波系统的设计与实现

本文提出了一种基于FPGA的FIP滤波系统设计的新方法,介绍了一种采用Xilinx公司的FPGA芯片完成FIR滤波器的设计流程,利用System Generator建模,省去了繁重的VHDL代码编写与修改过程.该方法实现简单、可靠,只需修改相应参数就可实现不同功能仿真结果表明.选取合适的滤波参数,可以适应不同的滤波要求,提高滤波器设计和修改的速度.     

基于System Generator的FIR数字滤波器的设计与实现

数字滤波器的功能是对输入离散的数字信号进行运算处理,以达到改变信号频谱的目的。System Generator是基于定点的仿真系统。的本设计内容全部基于System Generator。首先由DDS（Direct Digital Synthesizer数字信号发生器）生成正弦波信号,之后加入高斯白噪声,将信号通过两种结构的数字滤波器进行滤波,随后将程序下载至FPGA中,通过DA将信号输出,最后在比较两种滤波器的在硬件平台上的实际性能以及消耗资源情况。     

基于System Generator的UART通讯

基于System Generator系统级建模工具在Matlab/Simulink环境下完成了UART通讯模块的建模,并生成位流文件下载到Spartan 3E开发板的FPGA芯片中,实现UART通讯数据发送和接收功能。实验结果表明,System Generator系统级建模工具不仅消除了原先系统工程师与软硬件工程师之间的隔阂,而且简化了传统的FPGA开发流程。     

基于System Generator的帧同步设计与实现

通过对帧同步系统的设计,主要包括巴克码识别器和帧同步保护的设计,大大减小了假同步和漏同步概率,从而提高了帧同步系统的性能;重点阐述采用Xilinx公司推出的快速可编程门阵列(FPGA)开发环境System Generator系统设计工具进行帧同步设计与实现的方法,并在Lyrtech SFF SDR DP(Lyrtech小型软件无线电开发平台)上进行硬件协同仿真与验证,同时给出了相应的仿真波形;仿真结果在软件无线电技术及应用方面有着重要的理论研究价值.在开发设计上可大幅度地缩短开发周期,节约成本,有着巨大的社会效益和经济效益.     

基于DDS任意波形发生器的设计

基于DDS原理,以CycloneII系列FPGA芯片EP2C8Q208C为平台,设计了实现任意波形发生器的系统硬件。结合DDS输出信号的特点,设计了两种低通滤波器来对输出信号进行滤波处理,并且在Labwindo/CVI平台上开发了系统的应用程序。该任意波形发生器可以产生正弦波、方波、三角波和锯齿波。     

基于System Generator的QPSK数字调制器设计

载波同步是相干解调通信系统中必不可少的组成部分,常用锁相环技术予以实现。System Generator是一款理想的FPGA开发软件,它提供了FPGA和simulink仿真软件的接口,可以把simulink中的模型自动转换成位流文件,以便下载到FPGA中,实现FPGA硬件设计的自动化。采用数字锁相环技术,在simulink中利用System Generator建立QPSK调制系统的模型,并仿真以验证锁相环技术的性能。仿真结果表明,通过合理设置参数,数字锁相环能很好地获取同频同相的载波分量,实现通信系统的正确解调。     

基于SG的Buck变换器自适应反步法控制

针对Buck变换器的非线性特性,考虑在电感电流连续导通模式下的数学模型,采用自适应反步法设计其闭环控制器,同时基于System Generator提出了数字控制器的实现方法,并分析了其负载扰动和电源扰动特性,将仿真结果与PI控制方式相比较,结果表明自适应反步控制的优越性和System Generator设计开发的有效性,为FPGA实现Buck变换器的数字控制器提供了新的设计流程,也为进一步研究其他DC-DC变换器的非线性控制提供了新思路.     

符合CIDF标准的IDS事件产生器的实现

重点介绍自行开发严格符合公共入侵检测框架（CIDF）标准的IDS事件产生器及其实现过程,由于其重用性较高,对以后的IDS有着极强的借鉴作用。     

基于System Generator的ECC加解密系统设计

根据椭圆曲线密码体制的几种关键算法,采用Modelsim仿真工具设计相应的算法模块。然后将各模块代码通过System Generator生成对应的系统模块,再将这些模块搭建成完整的ECC系统。最后对整个ECC系统进行仿真,实验数据进一步验证了该设计的正确性。     

基于SOPC的实时目标跟踪系统设计及实现

实时目标跟踪系统的实现是基于System Generator[1]系统来搭建实时的目标跟踪算法,编译生成VHDL/Verilog代码,在ISE集成软件环境中进行综合、实现,设计出一种基于SOPC的实时目标跟踪系统。系统采用处理速度较快的FPGA芯片,利用数字图像处理和数字信号处理技术,实现对目标进行智能检测、提取、识别和跟踪等目的。