Stratix II DDR2系统有效性总结

仅依靠F P G A特征数据来检验D D R2接口方案功能是不够的,在苛刻的环境中,这些方案设计必须非常可靠,具有较强的鲁棒性。为解决这一挑战,需要采取一系列测试方案来查明影响系统功能最关键的问题。一旦找到这些问题,需要进一步解决的是:已有的F P G A解决方案在这些环境中究竟表现怎样?测试采用了AlteraDDR2IP内核,速率为533Mb/s,该内核目前向QuartusII用户免费提供。工程师们研究了驱动能力、匹配方案、寻址方案、数据模式、工艺电压和温度(PVT)以及存储器件,以找到影响系统成功的关键方面。每一测试按照“通过和不通过”的标准…     

Stratix ⅡFPGA系统电源设计

在简要估算Stratix系列FPGA功耗的基础上,介绍了高效电源转换芯片MAX1951的电路设计方法;并以具体的设计实例说明MAX1951在Stratix Ⅱ系列FPGA中的供电设计方案.该设计具有一定的通用性,可广泛应用到大多数高密度电路之中.     

基才FPGA的DDR2 SDRAM存储器用户接口设计

使用功能强大的FPGA来实现一种DDR2SDRAM存储器的用户接口。该用户接口是基于XILINX公司出产的DDR2SDRAM的存储控制器．由于该公司出产的这种存储控制器具有很高的效率,使用也很广泛,可知本设计具有很大的使用前景。本设计通过采用多路高速率数据读写操作仿真验证,可知其完全可以满足时序要求,由综合结果可知其使用逻辑资源很少,运行速率很高,基本可以满足所有设计需要。     

基于FPGA的DDR2_SDRAM控制器用户接口设计

基于对高带宽数据高速存储的项目需要,选择大容量、成本低、读写速度快的DDR2-SDRAM作为本地存储器,在Stratix系列FPGA开发板上借助硬件描述语言设计了一套控制器用户接口设计方案.该方案基于Synopsys公司出产的DDR2-SDRAM控制器IP核,利用设计的桥接模块用于桥接时序不同的Altera公司提供的硬...     

基于FPGA的DDR2 SDRAM控制器设计

基于高速数据传输与存储的数据采集记录仪对缓存模块高性能的需求,选择了读写速度快、低成本、大容量、运行稳定的DDR2 SDRAM作为本地存储器,在其存储寻址原理和IP核的读写控制逻辑的基础上,借助硬件描述语言设计了一个DDR2存储控制器方案.在Intel的FPGA Cyclone Ⅳ系列开发板上进行了整体方案的功能验证,...     

高速图像处理系统中DDR2-SDRAM接口的设计

为了满足高速图像处理系统中需要高接口带宽和大容量存储的目的,采用了FPGA外接DDR2-SDRAM的设计方法,提出一种基于VHDL语言的DDR2-SDRAM控制器的方案,针对高速图像处理系统中的具体情况,在Xilinx的ML506开发板上搭建了简单的图像处理系统平台并进行了连续读/写标准VGA格式图像数据的实验,在显示端得到了清晰不掉帧的图像结果,具有结构简单和高速存取图像的特点。     

DDR2 SDRAM控制器的设计及FPGA验证

根据DDR2SDRAM的技术规范,介绍了DDR2的基本特征和工作原理,提出了一种DDR2控制器的设计方法,详述了DDR2控制器的工作原理和功能结构,并在FPGA上验证了设计的正确性。     

基于FPGA的DDR2 PHY层控制器设计

由于DDR2颗粒成本低,数据带宽高,PCB相对设计比较容易等特点。目前仍广泛应用于需要数据缓存的各个地方。本文介绍了一种使用灵活,可扩展性强的DDR2 PHY层控制器,通过分析实际的应用环境,只要添加少量的代码,就可以得到一个性能和面积比最优的IP CORE控制器。     

DDR2 SDRAM控制器的设计与实现

本文介绍了DDR2 SDRAM的基本特征,并给出了一种DDR2 SDRAM控制器的设计方法,详述了其基本结构和设计思想,并使用Altera公司的FPGA器件Stratix EP2S30F672C3进行了实现和验证,同时给出了设计与实现中应注意的若干问题.     

Altera Stratix IV FPGA通过了Inter Iaken通用性测试

Altera公司近日宣布,Stratix IV FPGA通过Interlaken联盟的器件通用性测试。Altera认证了与使用Interlaken协议的第三方组件的高性能FPGA接口。StratixIVGTFPGA通过6．25-Gbps线速通用性测试,是业界唯一支持10Gbps线速的Interlaken解决方案。     

基于USB2.0和DDR2的数据采集系统设计与FPGA实现

采用DDR2SDRAM作为被采集数据的缓存技术,给出了USB2.0与DDR2相结合的实时、高速数据采集系统的解决方案,同时提出了对数据采集系统的改进思路以及在Xilinx的Virtex5LX30FPGA上的实现方法。     

Altera Stratix IV GT FPGA成功通过以太网联盟的100G以太网系统HSE互操作性测试

Altera公司宣布,公司成功通过Ethernet Alliance高速以太网（HSE）小组委员会的首次互操作性测试．这一测试主要针对设计用于支持100G以太网（100GbE）系统的产品。通过互     

低功耗DDR2动态存储控制器

PrimeCell低功耗DDR2（LPDDR2）动态存储控制器PL342为LPDDR2存储系统提供高性能接口，提供比LPDDR存储系统高两倍以上的带宽，并提供比标准DDR2存储器高得多的功耗效率。     

一种基于DSO的DDR2深存储设计

深存储是数字示波器三大性能指标之一,应用DDR2能够提高数字示波器的存储深度。基于DSO的DDR2深存储技术,本文设计了由1GbitDDR2实现最大128MB存储深度的深存储系统,重点介绍了设计的整体思想,时钟控制设计以及DDR2数据读写控制等关键技术;同时,给出了DDR2深存储后的信号实时采集数据的实验结果并作了详细的分析。     

示波器应用软件提升DDR2综合测试能力

随着DDR2存储器技术越来越广泛的采用，DDR2器件更高的带宽、更小的芯片尺寸、更低的功耗和散热特点，使得存储器系统互操作时的信号完整性显得尤其重要。     

高速视频监控系统中DDR2布线仿真与分析

针对PCB设计流程,依次对叠层设计、阻抗匹配、前仿真和后仿真进行详细的分析与仿真。首先在Hyperlynx的Lines-im中对叠层结构和阻抗匹配做出合理的规划,得到虚拟的PCB,并在PCB中对设计原理图的关键网络做出前仿真,进而得到合理的布线约束规则。然后根据前仿真中得到的布线规则设计PCB,并在Hyperlynx的Boardsim中布线后进行交互式仿真,得到与实际印制板最接近的仿真结果。     

使用Stratix Ⅱ实现转发系统中的定制队列管理

在通信网络中,流量管理起着至关重要的作用.本文结合FPGA的结构及特点,针对流量管理的队列管理模块阐述其结构、工作原理及设计方法     

基于FPGA的DDR2 SDRAM接口信号完整性设计与验证

对高速DDR2 SDRAM接口信号进行完整性仿真分析,并根据仿真结果得到相应PCB设计规则,最终通过使用FPGA实现了对大容量DDR2 SDRAM的读写控制,板卡验证测试,达到了预期的效果。     

基于Xilinx V5的DDR2数据解析功能实现

介绍了一种基于Xilinx V5芯片的硬件板卡上,利用Verilog硬件编程语言,来实现DDR2对数据文件解析的目的：分析了CPCI总线与FPGA之间的通信特点;然后根据收到的数据文件要求,介绍了DDR2的使用方法;最后介绍了对信号波形进行验证的方法.可利用示波器对解析过程中的信号波形进行监测,以验证解析结果.经过实践证明,解析出的数据信号波形信号严格按照文件中的参数要求生成,该信号波形相位稳定,延时准确.能广泛应用于雷达模拟器以及雷达信号处理领域.     

三维封装DDR2存储器VD2D4G72XB191 XX3U6测试

DDR2 SDRAM具有速度快、价格便宜、容量大的特点,应用非常广泛.通过采用三维封装技术将5片数据位宽为16?bits的DDR2 SDRAM芯片封装成一个存储模块VD2D4G72XB191XX3U6,在不额外占用PCB面积的情况下,提高了存储容量,并将位宽扩展到72?bits.与其它存储器相比DDR2 SDRAM操作...