USB设备接口IP核的设计

讨论了用Verilog硬件描述语言来实现USB设备接口IP核的方法，并进行了FPGA的验证。简要介绍USB系统的体系结构，重点描述USB设备接口IP核的结构划分和各模块的设计思想，最后给出FPGA验证方案及其实验结果。结果表明此IP核可作为一个独立的模块嵌入到SoC系统中。     

可配置总线接口USB控制器IP核的设计与实现

设计并实现了USB1．1器件IP软核、固核和硬核。详细介绍了USB IP软核的设计和验证技术以及基于0．18μm标准单元的固核与硬核的实现方法。为了提高USB IP的可重用性，引入了总线适配器和可配置总线接口IP核的概念，设计了三种总线适配器。对USB IP核的可配置端点数及基于FPGA的三种总线适配器进行了性能分析和评价。     

基于8051核的数字电路系统验证技术

SoC设计的重要特征是IP集成,但是不同IP模块的集成给SoC验证工作带来大量的问题.文中基于8051核的总线构建一个8位SoC设计验证平台,该平台可重用IP模块的激励文件,并利用现有的EDA工具对不同设计阶段进行软硬件协同仿真,大大减轻系统验证的工作量.     

一种嵌入式USB2.0主机控制器IP核的研究与设计

用硬件描述语言verilog HDL设计实现了一种嵌入武USB2.0主机控制器IP核,简要介绍了嵌入武USB主机设计背景,重点描述了USB主机控制器IP核的结构划分和各模块的设计分析,最后给出了nc-verilog功能仿真方案以及FPGA验证方案.通过nc-verilog功能仿真及FPGA验证表明,此lP核可以作为一个独立模块应用到嵌入式系统中.     

参数化总线桥的设计及其可重用性测量

基于IP重用的设计方法是提高SoC设计效率的有效途径。为了使IP可以多次重用于不同系统体系结构和不同应用场合,应该尽可能提高IP的可配置能力,参数化设计是实现可配置的一种常用方法。文中研究了一个参数化总线桥IP软核的设计,并使用LOC作为度量指标定量地分析了参数化设计方法和非参数化设计对IP可重用性带来的影响。     

一种片上系统(SOC)时钟同步设计方法

SoC设计很大程度上依赖于IP核的可重用性。由于各IP核中时钟延时的不同，要将IP核集成到一个同步SoC中时钟分布变得很难。本文介绍了一种SoC时钟同步设计方法，这种方法将可调节延时的时钟电路插入在时钟分布网络中．以取得时钟边沿的匹配和同步。使用可调节电路进行时序调整，减少了设计迭代时间，节约了设计成本。     

发展国内硅知识产权若干建议

发展国内硅知识产权,首先要重视高端通用IP核研发、验证与评估。SoC实现的重要途径是复用高质量的成熟IP。而IP设计和验证是高质量IP开发流程中两个不可或缺的部分。应该看到,由于国内IP供应商在产品和技术上不够成熟,国外有成熟产品的IP供应商难以提供全面的本地技术支持等因素,SoC设计者和IP开发者都提出IP核评测的迫切需求。尤其是随着工艺的不断进步及IP复杂度的不断提高,IP设计和验证也面临着越来越多的挑战。所以,根据SoC／IP系统的特点,提高验证的效率和验证的可重用性,创建新的验证解决方案,     

可重用设计方法研究

可重用IP技术与软硬件协同设计、深亚微米设计技术是SoC设计的关键技术支撑。本文首先把片上系统的设计方法和传统的基于线负载模型的ASIC设计方法进行比较。然后较详细地探讨了可重用IP模块的定义、可重用IP模块的设计过程、可重用IP模块的选择等。     

数字IP核的IEEE Std1500外壳架构设计研究

IP核可测试性架构的多样性、互不兼容性给SoC的测试带来不便,IEEE Std1500针对此问题提出了一种标准的、可配置的可测试性架构,如何设计实现这种架构便成为SoC测试研究的热点问题.基于IEEE Std1500,利用边界扫描技术,结合自行设计的IP核,本文给出标准化架构的设计过程,利用quartus ii平台仿真验证了多种测试指令下设计的有效性.提出的外壳并行配置设计打破传统串行测试的局限性,为实现SoC中IP核的并行测试、缩短测试时间提供新的思路.     

一种基于UVM的模块级可重用随机化验证平台构建方法

介绍了一种基于UVM验证方法学的SoC模块级验证平台的构建方法.该平台针对基于AMBA总线的AES硬件加速器IP的功能验证需求,采用面向对象的层次化建模方法,完成可重用AMBA通用验证化组件,参考模型以及验证事务级建模的随机化高功能覆盖率测试向量的可重用工作.该平台面向基于AMBA总线的SoC模块级验证领域实现可重用性.验证结果表明,基于随机化验证策略的验证平台在功能覆盖率收敛效率上提高了21.4%.     

USB OTG双模控制器主从控制状态机的设计

USB OTG双模控制器主从控制状态机是支持在两个USB设备之间直接互传数据的重要功能模块。在充分分析OTG补充规范的基础上,提出了USB OTG双模控制器主从控制状态机的实现方法,完成了OTG双模控制器IP核的设计,通过了基于Parterre SoC平台的FPGA验证,结果证明了设计的正确性。该IP支持UTMI 接口,可以广泛应用于包含USB功能的SoC开发。     

基于ISP1161 的嵌入式USB- HOST 技术研究

介绍了USB(Universal Serial Bus，通用串行总线)协议的拓扑结构和软件结构，引入了专门用以在嵌入式系统或便携式设备中实现USB协议的芯片ISP1161，介绍了其硬件结构，尤其重点分析完成USB协议所必需的寄存器状态，并给出了在嵌入式系统中利用ISP1161实现USBHOST(USB主协议)的软件流程，最后，列举了应用该USBHOST模块的嵌入式系统的的实例。     

USB主机控制器端串行接口引擎IP的实现

通用串行总线USB是当前主流的计算机外设接口的总线标准。设计实现USB各功能模块的IP核对于SoC领域发展具有重要的现实意义。本文介绍了主机控制器端的串行接口引擎IP的设计、电路的功能仿真、综合以及验证等过程，提出并讨论了基于中科SoC开发平台的软／硬件协同设计验证的IP设计方法。结果表明该IP在功能和时序上符合USB技术规范1．1版本。达到了预定目标。     

基于TMS320C6747的USB系统固件程序开发

通用串行总线(USB)以其快速高效、即插即用及多设备类等特点成为目前应用最为广泛的计算机外设总线。USB固件程序开发是USB系统设计的重点内容,它直接影响到USB系统的数据传输速度。以基于TMS320C6747的声音采集系统为例,简单介绍了固件程序开发的目标和TMS320C6747芯片USB模块的硬件资源,并详细阐述了USB系统的固件程序编写流程及相关代码,以实现该系统与PC机之间的高速数据通信。     

基于IEEE 802.15.4的无线USB适配器设计与实现

在无线传感器监测网络中,通常需要一个网络协调器将各终端节点采集的数据上传给监控中心,但是在有些场合用网络协调器组网很不方便。为此,本文介绍了利用USB接口技术优势结合IEEE802.15.4标准协议特点开发的无线USB适配器,详细阐述了该设备无线收发器模块、USB与串口数据转换模块等部分软、硬件设计原理,并通过组网进行了实际的测试。该设备的设计解决了现场监测环境中一系列组网复杂、开发成本过高等实际问题。     

基于ASIX-OS1的USB Host系统软件的实现与应用

随着通用串行总线的应用日益广泛,在嵌入式系统中构造USB通信接口,特别是USB主机接口成为一项重要的技术.由于USB主机端软件结构的复杂性,作为其核心的USB系统软件的实现将对USB通信系统的工作效率起到决定性作用.文章分析了USB总线系统和主机端的软硬件构成 ,提出了在实时操作系统ASIX-OS中构建USB主机协议栈与系统软件的方法和具体实现,并结合具体的应用指出了其适用环境与性能.     

基于虚拟仪器和PIC单片机的USB接口数据采集系统设计

围绕虚拟仪器技术数据传输接口的研究,结合PIC18F258单片机,开发了具有即插即用功能的USB接口数据采集系统,包括CAN总线控制模块、D/A转换模块和温度采集模块。并给出了利用虚拟仪器开发环境LabVIEW实现上位机监控面板的设计过程。实践表明,该虚拟仪器数据采集系统使用灵活,为工业现场数据采集与处理提供了方便。     

基于ISP1581的任意波形发生器的设计

本文介绍了一种基于通用串行总线(USB,Universal Serial Bus)2.0接口芯片ISP1581的任意波形发生器,它能快速产生所需波形,频率可随意调节.介绍了在线可编程逻辑器件(FPGA,Field Programmable Gate Array)芯片的控制下,USB接口控制模块、先入先出缓冲器(FIFO,First In First Out)模块、数字信号处理(DSP,Digital Signal Processing)模块等各个模块协同工作的硬件设计,固件设计以及软件设计、并给出了仿真结果.结果显示,本文介绍的任意波形发生器能很好的产生正弦波、三角波、随机波和锯齿波,而且能达到100 Mb/s左右的传送速率.     

一种基于嵌入式微处理器内核模块的测试

基于可复用的嵌入式IP内核模块的系统级芯片（SoC）设计方法使测试面临新的挑战。文章针对IP内核模块测试断面临的技术难点，介绍了IP核模块实现测试所需要构建的硬件环境和通用结构．并以嵌入ARM微处理器棱的SoC为例，提出了具体的测试解决方案。